AMD Epyc

Offizielle Wortmarke der Mikroprozessor-Serie EPYC des Halbleiterherstellers AMD

Epyc (Eigenschreibweise: EPYC) ist eine Marke für Multi-Kern-x86-64-Mikroprozessoren, die von AMD entwickelt und vertrieben werden und auf der Zen-Mikroarchitektur basieren. Sie wurden im Juni 2017 eingeführt und richten sich speziell an den Server- und Embedded-System-Markt.

Epyc-Prozessoren basieren auf derselben Mikroarchitektur wie ihre regulären Desktop-Pendants, verfügen jedoch über Funktionen der Enterprise-Klasse wie eine höhere Kernanzahl, mehr PCI-Express-Lanes, Unterstützung für größere RAM-Kapazitäten, Unterstützung für ECC-Speicher und einen größeren CPU-Cache. Darüber hinaus unterstützen sie dank der Infinity-Fabric-Verbindung Multi-Chip- und Dual-Sockel-Systemkonfigurationen (Mehrprozessorsystem).

Geschichte

Im März 2017 kündigte AMD an, mit einer auf der Zen-Mikroarchitektur basierenden Plattform mit dem Codenamen „Naples“ wieder in den Servermarkt einzusteigen. Die offizielle Vorstellung unter dem Markennamen „Epyc“ folgte im Mai desselben Jahres. Im Juni 2017 brachte AMD die Epyc-7001-Serie auf den Markt. Die Prozessoren boten bis zu 32 Kerne pro Sockel und erreichten eine Leistung, die mit der konkurrierenden Intel-Xeon-Scalable-Produktreihe vergleichbar war. Im August 2019 kamen die Prozessoren der Epyc-7002-„Rome“-Serie auf den Markt, die auf der Zen-2-Mikroarchitektur basieren. Damit wurde die Kernanzahl pro Sockel auf 64 verdoppelt und die Leistung pro Kern gegenüber der Architektur der vorherigen Generation drastisch gesteigert.

Im März 2021 brachte AMD die Epyc-7003-„Milan“-Serie auf den Markt, die auf der Zen-3-Mikroarchitektur basiert. Epyc Milan bot dieselben 64 Kerne wie Epyc Rome, jedoch mit einer deutlich höheren Leistung pro Kern, wobei der Epyc 7763 den Epyc 7702 trotz gleicher Anzahl an Kernen und Threads um bis zu 22 Prozent übertraf. Am 21. März 2022 kam eine Aktualisierung der Epyc-7003-„Milan“-Serie mit 3D-V-Cache namens „Milan-X“ auf den Markt, die dieselben Kerne wie „Milan“ verwendet, jedoch über zusätzliche 512 MB Cache verfügt, die auf die Rechenchips gestapelt sind, wodurch sich die Gesamtcachegröße pro CPU auf 768 MB erhöht.

Im September 2021 schloss sich das Oak Ridge National Laboratory mit AMD und HPE Cray zusammen, um „Frontier“ zu bauen, einen Supercomputer mit 9.472 Epyc-7453-CPUs und 37.888 Instinct-MI250X-GPUs, der im Mai 2022 in Betrieb genommen wurde. Laut der TOP500-Liste war er im November 2023 mit einer Spitzenleistung von über 1,6 ExaFLOPS der leistungsstärkste Supercomputer der Welt.

Im November 2021 stellte AMD die kommenden Epyc-Generationen im Detail vor und präsentierte den neuen Sockel SP5 (LGA 6096), der die neuen Epyc-Generationen unterstützen wird. Im November 2022 brachte AMD seine Epyc-CPUs der 4. Generation der „Genoa“-Serie auf den Markt. Genoa basiert auf der Zen-4-Mikroarchitektur, wird im N5-Prozess von TSMC gefertigt und bietet bis zu 96 Kerne und 192 Threads pro Sockel. Zudem war es die erste x86-Server-CPU mit Unterstützung für Compute Express Link 1.1 (CXL), das die Erweiterung von Speicher und Peripheriegeräten über eine PCIe 5.0 basierte Schnittstelle mit hoher Bandbreite ermöglichte.

Im Juni 2023 begann AMD mit der Auslieferung der 3D-V-Cache-fähigen Genoa-X-Produktreihe, einer Variante von Genoa, die dieselbe 3D-Die-Stacking-Technologie wie Milan-X nutzt, um bis zu 1152 MB L3-Cache zu ermöglichen, eine Steigerung um 50 % gegenüber Milan-X, das maximal 768 MB L3-Cache bot. Am selben Tag kündigte AMD außerdem die Veröffentlichung seiner für die Cloud optimierten Zen-4c mit dem Codenamen „Bergamo“ an, die bis zu 128 Kerne pro Sockel bieten und eine modifizierte Version des Zen-4-Kerns nutzt, die auf eine deutlich höhere Kernanzahl und Effizienz ausgelegt ist – allerdings auf Kosten einer geringeren Single-Core-Leistung – und sich im Vergleich zu herkömmlichen High-Performance-Computing-Workloads vor allem an Cloud-Anbieter und entsprechende Workloads richtet. Bei den Zen-4c-Kernen wurden im Vergleich zu den Standard-Zen-4-Kernen keine Befehle entfernt, stattdessen wurde die Größe des L3-Caches pro CCX von 32 auf 16 MB reduziert und die Taktfrequenz der Kerne gesenkt. Bergamo ist sockelkompatibel mit Genoa, nutzt denselben SP5-Sockel und unterstützt dieselben CXL-, PCIe- und DDR5-Kapazitäten wie Genoa.

Im September 2023 brachte AMD seine energieeffiziente und für Embedded-Anwendungen konzipierte CPU-Serie 8004 mit dem Codenamen „Siena“ auf den Markt. Siena nutzt einen neuen Sockel namens SP6, der eine geringere Grundfläche und eine geringere Pin-Anzahl aufweist als der SP5-Sockel der zeitgleich erschienenen Genoa-Prozessoren. Siena nutzt dieselbe Zen-4c-Kernarchitektur wie die Cloud-nativen Bergamo-Prozessoren, was bis zu 64 Kerne pro Prozessor ermöglicht, sowie denselben 6-nm-I/O-Chip wie Bergamo und Genoa, wobei jedoch bestimmte Funktionen eingeschränkt wurden, beispielsweise durch die Reduzierung der Speicherunterstützung von 12 DDR5-Kanälen auf nur 6 sowie den Wegfall der Dual-Sockel-Unterstützung (Mehrprozessorsystem).

Im Mai 2024 brachte AMD die CPU-Serie 4004 mit dem Codenamen „Raphael“ auf den Markt, die auf der Zen-4-Mikroarchitektur basiert. Die Epyc-4004-Serie ist eine Server-Variante der Ryzen-7000-CPUs und nutzt denselben AM5-Sockel. Im Gegensatz zu den Desktop-Modellen werden ECC-Speicher unterstützt. Da die meisten Hersteller von AM5-Mainboards die 4004-Serie nicht unterstützen, ist die Auswahl auf spezialisierte Server- und Embedded-Plattformen beschränkt.

Im Oktober 2024 brachte AMD die CPU-Serie 9005 mit dem Codenamen „Turin“ auf den Markt, welche auf der Zen-5-Mikroarchitektur basiert. Turin nutzt denselben SP5-Sockel wie Genoa und Bergamo und bietet zahlreiche Plattformverbesserungen, darunter die Unterstützung von DDR5-Speicher mit bis zu 6400 MT/s. Die Turin-Serie bietet bis zu 128 Zen-5-Kerne pro Sockel, während die Turin-Dense-Variante bis zu 192 Zen-5c-Kerne pro Sockel umfasst. Das Modell mit der höchsten Taktfrequenz (EPYC 9575F) erreicht eine Frequenz von bis zu 5 GHz.

Am 23. Juli 2026 stellte AMD im Rahmen seiner Veranstaltung „Advancing AI“ die Epyc-9006-Serie der sechsten Generation mit dem Codenamen „Venice“ vor. Venice basiert auf dem 2-nm-Prozess von TSMC und ist die erste Zen-6-Produktreihe sowie die erste Hochleistungs-x86-CPU. Die 9006-Serie umfasst bis zu 256 Kerne pro Sockel auf dem neuen SP7-Sockel. Modelle mit dem Codenamen „Venice Dense“ verwenden bis zu 256 Zen-6c-Kerne. Die Plattform unterstützt 16 DDR5-Kanäle, 128 PCIe-6.0-Lanes, sowie CXL 3.1. AMD gab eine Leistungssteigerung von bis zu 70 % gegenüber der Vorgängergeneration an.

Die Codenamen der AMD-Epyc-CPUs folgen dem Namensschema italienischer Städte, darunter Milan als Mailand, Rome als Rom, Naples als Neapel, Genoa als Genua, Bergamo, Siena, Turin und Venice als Venedig.

Design

Ein Epyc 7702 der zweiten Generation ohne Gehäuse, der die Die-Konfiguration zeigt

Eine Nahinfrarotaufnahme eines Epyc 7702 der zweiten Generation ohne Abdeckung. Jeder CCD verfügt über zwei CCX.

Eine Epyc-7001-Chipkonfiguration

Ein Epyc 7302 der zweiten Generation im SP3-Sockel

Epyc-CPUs nutzen ein Multi-Chip-Modul-Design, um höhere Ausbeuten pro CPU zu erzielen als bei herkömmlichen monolithischen Chips. Epyc-CPUs der ersten Generation bestehen aus vier 14-nm-Rechenchips mit jeweils bis zu acht Kernen. Die Kerne werden auf dem Chip symmetrisch deaktiviert, um Produkte mit niedrigerer Leistungsstufe zu schaffen, die zwar weniger Kerne, aber denselben I/O- und Speicherbedarf aufweisen. Epyc-CPUs der zweiten und dritten Generation bestehen aus acht Rechenchips, die im 7-nm-Prozess hergestellt werden, sowie einem großen I/O-Chip (Eingabe/Ausgabe), der im 14-nm-Prozess gefertigt wird. Milan-X-CPUs der dritten Generation nutzen fortschrittliche Through-Silicon-Vias (TSV), um auf jedem der acht Rechenchips einen zusätzlichen Chip mit 3D-V-Cache zu stapeln, wodurch sich der L3-Cache pro Chip um 64 MB erhöht.

Epyc-CPUs unterstützen sowohl den Single-Sockel- als auch den Dual-Sockel-Betrieb (Mehrprozessorsystem). In einer Dual-Sockel-Konfiguration werden 64 PCIe-Lanes von jeder CPU der AMD-eigenen Infinity-Fabric-Verbindung zugewiesen, um die volle Bandbreite zwischen beiden CPUs zu ermöglichen. Somit verfügt eine Dual-Sockel-Konfiguration über dieselbe Anzahl nutzbarer PCIe-Lanes wie eine Single-Sockel-Konfiguration. Epyc-CPUs der ersten Generation verfügten über 128 PCIe-3.0-Lanes, während die zweite und dritte Generation 128 PCIe-4.0-Lanes aufwiesen. Alle aktuellen Epyc-CPUs sind mit bis zu acht DDR4-Kanälen mit unterschiedlichen Geschwindigkeiten ausgestattet, wobei AMD bestätigt hat, dass die Genoa-CPUs der nächsten Generation bis zu zwölf DDR5-Kanäle unterstützen werden.

Im Gegensatz zu Opteron, den entsprechenden Intel-Prozessoren und den Desktop-Prozessoren von AMD (mit Ausnahme von Sockel AM1) kommen Epyc-Prozessoren ohne Chipsatz aus – sie werden auch als „System-on-a-Chip“ bezeichnet. Das bedeutet, dass die meisten Funktionen, die für die volle Funktionsfähigkeit von Servern erforderlich sind (wie Speicher, PCI-Express- und SATA-Controller usw.), vollständig in den Prozessor integriert sind, sodass kein Chipsatz auf dem Mainboard erforderlich ist. Für die Nutzung einiger Funktionen sind unter Umständen zusätzliche Controller-Chips erforderlich.

<<   Epyc
Produktion:	seit 20. Juni 2017
Produzenten: GloabalFoundries (14 nm und 12 nm) TSMC (ab 7 nm und kleiner)
Prozessortakt:	2.7 GHz bis 5.7 GHz
Befehlssatz:	AMD64 (x86-64)
Mikroarchitektur:	Zen, Zen+, Zen 2, Zen 3, Zen 3+, Zen 4, Zen 5, Zen 6, Zen 6c
Sockel: Sockel AM5 Sockel SP3 Sockel SP4 Sockel SP5 Sockel SP6 Sockel SP7 Sockel SP8

Generation	Jahr	Name	Produktserie	max. Kerne	0Sockel
Server
Erste	2017	Naples	07001-Serie	032 × Zen	0SP3
Zweite	2019	Rome	07002-Serie	064 × Zen 2
Dritte	2021	Milan	07003-Serie	064 × Zen 3
	2022	Milan-X
Vierte		Genoa	09004-Serie	096 × Zen 4	0SP5
	2023	Genoa-X
		Bergamo		128 × Zen 4c
		Siena	08004-Serie	064 × Zen 4c	0SP6
	2024	Raphael	04004-Serie	016 × Zen 4	0AM5
Fünfte		Turin	09005-Serie	128 × Zen 5	0SP5
		Turin Dense		192 × Zen 5c
	2025	Grado	04005-Serie	016 × Zen 5	0AM5
	2026	Sorano	08005-Serie	084 × Zen 5	0SP6
Sechste		Venice	09006-Serie	096 × Zen 6	0SP7, SP8
		Venice Dense		256 × Zen 6c
Embedded
Erste	2018	Snowy Owl	03001-Serie	016 × Zen	0SP4 (BGA)
	2019	Naples	07001-Serie	032 × Zen	0SP3
Zweite		Rome	07002-Serie	064 × Zen 2
Dritte	2022	Milan	07003-Serie	064 × Zen 3
Vierte	2023	Genoa	09004-Serie	096 × Zen 4	0SP5
		Siena	08004-Serie	064 × Zen 4c	0SP6
Fünfte	2025	Turin	09005-Serie	128 × Zen 5	0SP5
		Turin Dense		192 × Zen 5c
		Grado	04005-Serie	016 × Zen 5	0AM5
	2026	Fire Range	02005-Serie		0FL1 (BGA)

Produkte

Server

Siehe auch: Liste der AMD-Epyc-Prozessoren#Server

Embedded

Siehe auch: Liste der AMD-Epyc-Prozessoren#Embedded

Rezeption

Die ersten Reaktionen auf Epyc fielen insgesamt positiv aus. Generell zeigte sich, dass Epyc-CPUs die Xeon-Prozessoren in bestimmten Szenarien übertreffen, insbesondere wenn die Kerne unabhängig voneinander arbeiten, etwa beim Hochleistungsrechnen oder in Big-Data-Anwendungen. Epyc-Prozessoren der ersten Generation blieben bei Datenbankaufgaben aufgrund einer höheren Cache-Latenz hinter den Xeon-Prozessoren von Intel zurück. Im Jahr 2021 entschied sich Meta Platforms für Epyc-Chips für seine Metaverse-Rechenzentren.

Epyc Genoa fand positive Resonanz, da es gegenüber früheren Modellen eine verbesserte Leistung und Effizienz bot. Allerdings wurde kritisiert, dass Konfigurationen mit zwei DIMMs pro Kanal nicht validiert waren, was einige Rezensenten es als „unvollständige Plattform“ bezeichneten.

Chinesische Varianten

Eine von Hygon Information Technology für den chinesischen Servermarkt entwickelte Variante ist der „Hygon Dhyana“-System-on-Chip. Es handelt sich dabei um eine Variante des AMD Epyc, die diesem so ähnlich ist, dass es kaum bis gar keine Unterschiede zwischen den Chips gibt. Analysen ergaben, dass für die Unterstützung des Linux-Kernels weniger als 200 Zeilen neuer Kernel-Code erforderlich waren und der Dhyana im Wesentlichen eine umbenannte Zen-CPU für den chinesischen Servermarkt darstellt. Spätere Benchmarks zeigten, dass bestimmte Gleitkomma-Befehle eine schlechtere Leistung aufweisen, wahrscheinlich um den US-Exportbeschränkungen zu entsprechen. AES und andere westliche Kryptografiealgorithmen wurden im gesamten Design durch chinesische Varianten ersetzt.

Siehe auch

• AMD Ryzen
• Liste der AMD-Epyc-Prozessoren
• Liste der AMD-Ryzen-Prozessoren

Weblinks

• AMD Epyc Server-CPUs
• AMD Epyc Embedded Familie

Einzelnachweise

AMD • Geschichte AMDs • Liste der Mikroprozessoren von AMD • Ordering Part Numbers (OPN)

AMD FX • Liste der AMD-K10-Prozessoren (Desktop)

AMD-Sockel