AMD Epyc

AMD EPYC ist eine Marke von x86-64-Mikroprozessoren, die von AMD entwickelt und verkauft werden und auf der Zen-Mikroarchitektur des Unternehmens basieren. Sie wurden im Juni 2017 eingeführt und zielen speziell auf den Server- und Embedded-System-Markt ab. Epyc-Prozessoren basieren auf derselben Mikroarchitektur wie ihre Desktop-Pendants (Ryzen-Prozessoren), sind jedoch auf Enterprise-Anwendungen spezialisiert und verfügen deshalb über mehr Prozessorkerne, mehr PCI-Express-Lanes und einen größeren Cache-Speicher sowie Unterstützung für große Mengen Arbeitsspeicher und dementsprechend Arbeitsspeicher-Steckplätze. Sie unterstützen außerdem Multi-Chip- und Dual-Sockel-Systemkonfigurationen durch die Verwendung von Infinity Fabric Interchip Interconnect.

Codenamen der Prozessoren

Server
Generation	Jahr	Name	Produktserie	max. Kerne	0Sockel

Erste	2017	Naples	07001-Serie	032 × Zen	0SP3
Zweite	2019	Rome	07002-Serie	064 × Zen 2
Dritte	2021	Milan	07003-Serie	064 × Zen 3
Dritte	2022	Milan-X	07003-Serie	064 × Zen 3
Vierte	2022	Genoa	09004-Serie	096 × Zen 4	0SP5
	2023	Genoa-X		096 × Zen 4
		Bergamo		128 × Zen 4c
		Siena	08004-Serie	064 × Zen 4c	0SP6
	2024	Raphael	04004-Serie	016 × Zen 4	0AM5
Fünfte		Turin	09005-Serie	128 × Zen 5	0SP5
		Turin Dense	09005-Serie	192 × Zen 5c	0SP5
	2025	Grado	04005-Serie	016 × Zen 5	0AM5

Embedded
Erste	2018	Snowy Owl	03001-Serie	016 × Zen	0SP4 (BGA)
Erste	2019	Naples	07001-Serie	032 × Zen	0SP3
Zweite	2019	Rome	07002-Serie	064 × Zen 2
Dritte	2022	Milan	07003-Serie	064 × Zen 3
Vierte	2023	Genoa	09004-Serie	096 × Zen 4	0SP5
Vierte	2023	Siena	08004-Serie	064 × Zen 4c	0SP6
Fünfte	2025	Turin	09005-Serie	128 × Zen 5	0SP5
Fünfte	2025	Turin Dense	09005-Serie	192 × Zen 5c	0SP5

Server

Erste Generation

EPYC 7001 (Naples)

Marke \| Modell		Prozess	Chiplets CCD+I/O	Kerne (Threads)	Kern- konfigu- ration ^†	Takt (GHz)		Cache			Sockel	Sockel- anzahl	PCIe		RAM			TDP
						Takt (GHz)		L1	L2	L3			PCIe		RAM
						Basis	Boost	pro Kern		gesamt			Gen	Lanes	Takt	Kanäle	Kapazität
EPYC	7251	14 nm	4+0 ^*	8 (16)	4 × 2	2,1	2,9	64 KB Befehle + 32 KB Daten	512 KB	32 MB	SP3	1P/2P	3.0	128	DDR4–2400	8	2 TB	120 W
	7261			8 (16)	4 × 2	2,5	2,9			64 MB					DDR4–2400/ DDR4–2666 ^‡			155-170 W ^‡
	7281			16 (32)	4 × 4	2,1	2,7			32 MB
	7301					2,2	2,7			64 MB
	7351P					2,4	2,9					1P
	7351					2,4	2,9					1P/2P
	7371					3,1	3,8					1P/2P			DDR4–2666			200 W
	7401P			24 (48)	4 × 6	2,0	3,0					1P			DDR4–2400/ DDR4–2666 ^‡			155-170 W ^‡
	7401					2,0	3,0					1P/2P			DDR4–2400/ DDR4–2666 ^‡			155-170 W ^‡
	7451					2,3	3,2								DDR4–2666			180 W
	7501			32 (64)	4 × 8	2,0	3,0								DDR4–2400/ DDR4–2666 ^‡			155-170 W ^‡
	7551P											1P			DDR4–2666			180 W
	7551											1P/2P
	7571					2,2
	7601					2,2	3,2

^†

Core Complexes (CCX) × Kerne pro CCX

^‡

TDP 155W mit DDR4–2400; TDP 170W mit DDR4–2666

^*

EPYC Naples verwendet vier untereinander verbundene CCDs, jeweils mit eigener IO^[1]

Zweite Generation

EPYC 7002 (Rome)

Marke \| Modell		Prozess	Chiplets CCD+I/O	Kerne (Threads)	Kern- konfigu- ration ^†	Takt (GHz)		Cache			Sockel	Sockel- anzahl	PCIe		RAM			TDP
						Takt (GHz)		L1	L2	L3			PCIe		RAM
						Basis	Boost	pro Kern		gesamt			Gen	Lanes	Takt	Kanäle	Kapazität
EPYC	7232P^[2]	7 nm	2+1	8 (16)	2 × 4	3,1	3,2	32 KB Befehle + 32 KB Daten	512 KB	32 MB	SP3	1P	4.0	128	DDR4–3200	8	4 TB	120 W
	7252^[2]			8 (16)	2 × 4	3,1				64 MB		1P/2P
	7272^[2]			12 (24)	2 × 6	2,9
	7282^[2]			16 (32)	2 × 8	2,8
	7262^[2]		4+1	8 (16)	4 × 2	3,2	3,4			128 MB								155 W
	7F32^[2]			8 (16)	4 × 2	3,7	3,9											180 W
	7302P^[2]			16 (32)	4 × 4	3,0	3,3					1P						155 W
	7302^[2]			16 (32)	4 × 4	3,0	3,3					1P/2P
	7352^[2]			24 (48)	4 × 6	2,3	3,2					1P/2P
	7402P^[2]					2,8	3,35					1P						180 W
	7402^[2]					2,8						1P/2P						180 W
	7452^[2]			32 (64)	4 × 8	2,35						1P/2P						155 W
	7502P^[2]					2,5						1P						180 W
	7502^[2]					2,4						1P/2P						180 W
	7542^[2]					2,9	3,4											225 W
	7F72^[2]		6+1	24 (48)	6 × 4	3,2	3,7			192 MB								240 W
	7552^[2]		6+1	48 (96)	6 × 8	2,2	3,3			192 MB								200 W
	7F52^[2]		8+1	16 (32)	8 × 2	3,5	3,9			256 MB								240 W
	7532^[2]			32 (64)	8 × 4	2,4	3,3											200 W
	7642^[2]			48 (96)	8 × 6	2,3												225 W
	7662^[2]			64 (128)	8 × 8	2,0												225 W
	7702P^[2]						3,35					1P						200 W
	7702^[2]						3,35					1P/2P						200 W
	7742^[2]					2,25	3,4											225 W
	7H12^[2]					2,6	3,3											280 W

^†

Core Complexes (CCX) × Kerne pro CCX

Dritte Generation

EPYC 7003 (Milan & Milan-X)

Marke \| Modell		Codename	Prozess	Chiplets CCD+I/O	Kerne (Threads)	Kern- konfigu- ration ^†	Takt (GHz)		Cache			Sockel	Sockel- anzahl	PCIe		RAM			TDP
							Takt (GHz)		L1	L2	L3			PCIe		RAM
							Basis	Boost	pro Kern		gesamt			Gen	Lanes	Takt	Kanäle	Kapazität
EPYC	7203P^[3]	Milan	7 nm	2+1	8 (16)	2 × 4	2,8	3,4	32 KB Befehle + 32 KB Daten	512 KB	64 MB	SP3	1P	4.0	128	DDR4–3200	8	4 TB	120 W
	7203^[3]				8 (16)	2 × 4	2,8						1P/2P						120 W
	7303P^[3]				16 (32)	2 × 8	2,4						1P						130 W
	7303^[3]					2 × 8	2,4						1P/2P						130 W
	7313P^[3]			4+1		4 × 4	3,0	3,7			128 MB		1P						155 W
	7313^[3]						3,0	3,7					1P/2P						155 W
	7343^[3]						3,2	3,9											190 W
	7413^[3]				24 (48)	4 × 6	2,65	3,6											180 W
	7443P^[3]						2,85	4,0					1P						200 W
	7443^[3]						2,85	4,0					1P/2P						200 W
	7453^[3]				28 (56)	4 × 7	2,75	3,45			64 MB								225 W
	72F3^[3]			8+1	8 (16)	8 × 1	3,7	4,1			256 MB								180 W
	7373X^[3]	Milan-X			16 (32)	8 × 2	3,05	3,8			768 MB ^*								240 W
	73F3^[3]	Milan			16 (32)	8 × 2	3,5	4,0			256 MB
	7473X^[3]	Milan-X			24 (48)	8 × 3	2,8	3,7			768 MB ^*
	74F3^[3]	Milan			24 (48)	8 × 3	3,2	4,0			256 MB
	7513^[3]				32 (64)	8 × 4	2,6	3,65			128 MB								200 W
	7543P^[3]						2,8	3,7			256 MB		1P						225 W
	7543^[3]							3,7			256 MB		1P/2P						225 W
	7573X^[3]	Milan-X						3,6			768 MB ^*								280 W
	75F3^[3]	Milan					2,95	4,0			256 MB								280 W
	7643P^[3]				48 (96)	8 × 6	2,3	3,6					1P						225 W
	7643^[3]				48 (96)	8 × 6	2,3	3,6					1P/2P						225 W
	7663P^[3]				56 (112)	8 × 7	2,0	3,5					1P						240 W
	7663^[3]				56 (112)	8 × 7		3,5					1P/2P						240 W
	7713P^[3]				64 (128)	8 × 8		3,675					1P						225 W
	7713^[3]							3,675					1P/2P						225 W
	7763^[3]						2,45	3,5											280 W
	7773X^[3]	Milan-X					2,2	3,5			768 MB ^*								280 W

^†

Core Complexes (CCX) × Kerne pro CCX

^*

Prozessor mit 3D V-Cache Technologie

Vierte Generation

EPYC 9004 (Genoa, Genoa-X & Bergamo)

Marke \| Modell		Codename	Prozess	Chiplets CCD+I/O	Kerne (Threads)	Kern- konfigu- ration ^†	Takt (GHz)		Cache			Sockel	Sockel- anzahl	PCIe		RAM			TDP
							Takt (GHz)		L1	L2	L3			PCIe		RAM
							Basis	Boost	pro Kern		gesamt			Gen	Lanes	Takt	Kanäle	Kapazität
EPYC	9124^[4]	Genoa	5 nm	4+1	16 (32)	4 × 4	3,0	3,7	32 KB Befehle + 32 KB Daten	1 MB	64 MB	SP5	1P/2P	5.0	128	DDR5–4800	12	6 TB	200 W
	9224^[4]				24 (48)	4 × 6	2,5	3,7			96 MB								200 W
	9254^[4]				24 (48)	4 × 6	2,9	4,15			128 MB								220 W
	9334^[4]				32 (64)	4 × 8	2,7	3,9			128 MB								210 W
	9174F^[4]			8+1	16 (32)	8 × 2	4,1	4,4			256 MB								320 W
	9184X^[4]	Genoa-X			16 (32)	8 × 2	3,55	4,2			768 MB ^*
	9274F^[4]	Genoa			24 (48)	8 × 3	4,05	4,3			256 MB
	9374F^[4]				32 (64)	8 × 4	3,85	4,3
	9354^[4]						3,25	3,75											280 W
	9354P^[4]						3,25	3,75					1P						280 W
	9384X^[4]	Genoa-X					3,1	3,9			768 MB ^*		1P/2P						320 W
	9454^[4]	Genoa			48 (96)	8 × 6	2,75	3,8			192 MB		1P/2P						290 W
	9454P^[4]						2,75	3,8			192 MB		1P						290 W
	9474F^[4]						3,6	4,1			256 MB		1P/2P						360 W
	9534^[4]				64 (128)	8 × 8	2,45	3,7											280 W
	9554^[4]						3,1	3,75											360 W
	9554P^[4]						3,1	3,75					1P						360 W
	9734^[4]	Bergamo			112 (224)	8 × 14	2,2	3,0					1P/2P						340 W
	9754S^[4]				128 (128)	8 × 16	2,25	3,1											360 W
	9754^[4]				128 (256)	8 × 16		3,1											360 W
	9634^[4]	Genoa		12+1	84 (168)	12 × 7		3,7			384 MB								290 W
	9654^[4]				96 (192)	12 × 8	2,4												360 W
	9654P^[4]						2,4						1P						360 W
	9684X^[4]	Genoa-X					2,55				1152 MB ^*		1P/2P						400 W

^†

Core Complexes (CCX) × Kerne pro CCX

^*

Prozessor mit 3D V-Cache Technologie

EPYC 8004 (Siena)

Marke \| Modell		Prozess	Chiplets CCD+I/O	Kerne (Threads)	Kern- konfigu- ration ^†	Takt (GHz)		Cache			Sockel	Sockel- anzahl	PCIe		RAM			TDP
						Takt (GHz)		L1	L2	L3			PCIe		RAM
						Basis	Boost	pro Kern		gesamt			Gen	Lanes	Takt	Kanäle	Kapazität
EPYC	8024PN^[5]	5 nm	4+1	8 (16)	4 × 2	2,05	3,0	32 KB Befehle + 32 KB Daten	1 MB	32 MB	SP6	1P	5.0	96	DDR5–4800	6	6 TB	80 W
	8024P^[5]			8 (16)	4 × 2	2,4				32 MB								90 W
	8124PN^[5]			16 (32)	4 × 4	2,0				64 MB								100 W
	8124P^[5]			16 (32)	4 × 4	2,45												125 W
	8224PN^[5]			24 (48)	4 × 6	2,0												120 W
	8224P^[5]			24 (48)	4 × 6	2,55												160 W
	8324PN^[5]			32 (64)	4 × 8	2,05				128 MB								130 W
	8324P^[5]			32 (64)	4 × 8	2,65												180 W
	8434PN^[5]			48 (96)	4 × 12	2,0												155 W
	8434P^[5]			48 (96)	4 × 12	2,5	3,1											200 W
	8534PN^[5]			64 (128)	4 × 16	2,0	3,05											175 W
	8534P^[5]			64 (128)	4 × 16	2,3	3,1											200 W

^†

Core Complexes (CCX) × Kerne pro CCX

EPYC 4004 (Raphael)

Die Epyc-4004-Prozessoren stellen einen Sonderfall unter den Epyc-Prozessoren dar. Sie entsprechen in allen hier genannten technischen Daten exakt einem der Desktop-Ryzen-7000, mit Ausnahme des 4124P, da kein Ryzen 3 7000 existiert. Sie werden wie diese auf dem Desktop-Sockel AM5 betrieben. Einem hohen Takt bei meist geringer TDP stehen hier eine geringe Menge von PCIe-Lanes (28), verwaltbarem Arbeitsspeicher (192 GiB) und Speicherkanälen (2) gegenüber. Zielgruppe sind KMU.^[6]

Marke \| Modell		Prozess	Chiplets CCD+I/O	Kerne (Threads)	Kern- konfigu- ration ^†	Takt (GHz)		Cache			Sockel	Sockel- anzahl	PCIe		RAM			TDP
						Takt (GHz)		L1	L2	L3			PCIe		RAM
						Basis	Boost	pro Kern		gesamt			Gen	Lanes	Takt	Kanäle	Kapazität
EPYC	4124P^[6]	5 nm	1+1	4 (8)	1 × 4	3,8	5,1	32 KB Befehle + 32 KB Daten	1 MB	16 MB	AM5	1P	5.0	28	DDR5–5200	2	192 GB	65 W
	4244P^[6]			6 (12)	1 × 6		5,1			32 MB
	4344P^[6]			8 (16)	1 × 8		5,3
	4364P^[6]			8 (16)	1 × 8	4,5	5,4											105 W
	4464P^[6]		2+1	12 (24)	2 × 6	3,7	5,4			64 MB								65 W
	4484PX^[6]			12 (24)	2 × 6	4,4	5,6			64+64 MB ^*								120 W
	4564P^[6]			16 (32)	2 × 8	4,5	5,7			64 MB								170 W
	4584PX^[6]			16 (32)	2 × 8	4,2	5,7			64+64 MB ^*								120 W

^†

Core Complexes (CCX) × Kerne pro CCX

^*

Prozessor mit 3D V-Cache Technologie

Fünfte Generation

EPYC 9005 (Turin & Turin Dense)

Marke \| Modell		Codename	Prozess	Chiplets CCD+I/O	Kerne (Threads)	Kern- konfigu- ration ^†	Takt (GHz)		Cache			Sockel	Sockel- anzahl	PCIe		RAM			TDP
							Takt (GHz)		L1	L2	L3			PCIe		RAM
							Basis	Boost	pro Kern		gesamt			Gen	Lanes	Takt	Kanäle	Kapazität
EPYC	9015^[7]	Turin	4 nm	2+1	8 (16)	2 × 4	3,6	4,1	32 KB Befehle + 48 KB Daten	1 MB	64 MB	SP5	1P/2P	5.0	1P: 128 2P: 160	DDR5–6400	12	9 TB	125 W
	9115^[7]				16 (32)	2 × 8	2,6	4,1											125 W
	9135^[7]				16 (32)	2 × 8	3,65	4,3											200 W
	9255^[7]			4+1	24 (48)	4 × 6	3,25	4,3			128 MB								200 W
	9335^[7]			4+1	32 (64)	4 × 8	3,0	4,4			128 MB								210 W
	9365^[7]			6+1	36 (72)	6 × 6	3,4	4,3			192 MB								300 W
	9275F^[7]			8+1	24 (48)	8 × 3	4,1	4,8			256 MB								320 W
	9355P^[7]				32 (64)	8 × 4	3,55	4,4					1P						280 W
	9355^[7]						3,55	4,4					1P/2P						280 W
	9375F^[7]						3,8	4,8					1P/2P						320 W
	9455P^[7]				48 (96)	8 × 6	3,15	4,4					1P						300 W
	9455^[7]						3,15	4,4					1P/2P						300 W
	9475F^[7]						3,65	4,8											360 W
	9535^[7]				64 (128)	8 × 8	2,4	4,3											300 W
	9555P^[7]						3,2	4,4					1P						360 W
	9555^[7]						3,2	4,4					1P/2P						360 W
	9575F^[7]						3,3	5,0											400 W
	9645^[7]	Turin Dense	3 nm		96 (192)	8 × 12	2,3	3,7											320 W
	9745^[7]				128 (256)	8 × 16	2,4												400 W
	9845^[7]			10+1	160 (320)	10 × 16	2,1				320 MB								390 W
	9565^[7]	Turin	4 nm	12+1	72 (144)	12 × 6	3,15	4,3			384 MB								400 W
	9655P^[7]				96 (192)	12 × 8	2,6	4,5					1P
	9655^[7]				96 (192)	12 × 8	2,6	4,5					1P/2P
	9825^[7]	Turin Dense	3 nm		144 (288)	12 × 12	2,2	3,7											390 W
	9175F^[7]	Turin	4 nm	16+1	16 (32)	16 × 1	4,2	5,0			512 MB								320 W
	9755^[7]	Turin	4 nm		128 (256)	16 × 8	2,7	4,1			512 MB								500 W
	9965^[7]	Turin Dense	3 nm		192 (384)	12 × 16	2,25	3,7			384 MB								500 W

^†

Core Complexes (CCX) × Kerne pro CCX

EPYC 4005 (Grado)

Marke \| Modell		Prozess	Chiplets CCD+I/O	Kerne (Threads)	Kern- konfigu- ration ^†	Takt (GHz)		Cache			Sockel	Sockel- anzahl	PCIe		RAM			TDP
						Takt (GHz)		L1	L2	L3			PCIe		RAM
						Basis	Boost	pro Kern		gesamt			Gen	Lanes	Takt	Kanäle	Kapazität
EPYC	4245P^[8]	4 nm	1+1	6 (12)	1 × 6	3,9	5,1	32 KB Befehle + 48 KB Daten	1 MB	32 MB	AM5	1P	5.0	28	DDR5–5600	2	192 GB	65 W
	4345P^[8]		1+1	8 (16)	1 × 8	3,8	5,3			32 MB
	4465P^[8]		2+1	12 (24)	2 × 6	3,4	5,4			64 MB
	4545P^[8]			16 (32)	2 × 8	3,0	5,4
	4565P^[8]					4,3	5,7											170 W
	4585PX^[8]					4,3	5,7			64+64 MB ^*								170 W

^†

Core Complexes (CCX) × Kerne pro CCX

^*

Prozessor mit 3D V-Cache Technologie

Embedded

Erste Generation

EPYC Embedded 3001 (Snowy Owl)

Marke \| Modell		Prozess	Chiplets CCD+I/O	Kerne (Threads)	Kern- konfigu- ration ^†	Takt (GHz)		Cache			Sockel	Sockel- anzahl	PCIe		RAM			TDP
						Takt (GHz)		L1	L2	L3			PCIe		RAM
						Basis	Boost	pro Kern		gesamt			Gen	Lanes	Takt	Kanäle	Kapazität
EPYC Embedded	3101^[9]	14 nm	1+0	4 (4)	1 × 4	2,1	2,9	64 KB Befehle + 32 KB Daten	512 KB	8 MB	SP4r2	1P	3.0	32	DDR4–2666	2	1 TB	35 W
	3151^[9]			4 (8)	1 × 4	2,7	2,9			16 MB					DDR4–2666			45 W
	3201^[9]			8 (8)	1 × 8	1,5	3,1								DDR4–2133			30 W
	3251^[9]			8 (16)		2,5									DDR4–2666			55 W
	3255^[9]			8 (16)		2,5												55 W
	3301^[9]		2+0	12 (12)	2 × 6	2,0	3,0			32 MB				64		4		65 W
	3351^[9]			12 (24)	2 × 6	1,9					SP4							80 W
	3401^[9]			16 (16)	2 × 8	1,85					SP4r2							85 W
	3451^[9]			16 (32)	2 × 8	2,15					SP4							100 W

^†

Core Complexes (CCX) × Kerne pro CCX

EPYC Embedded 7001 (Naples)

Marke \| Modell		Prozess	Chiplets CCD+I/O	Kerne (Threads)	Kern- konfigu- ration ^†	Takt (GHz)		Cache			Sockel	Sockel- anzahl	PCIe		RAM			TDP
						Takt (GHz)		L1	L2	L3			PCIe		RAM
						Basis	Boost	pro Kern		gesamt			Gen	Lanes	Takt	Kanäle	Kapazität
EPYC Embedded	7251	14 nm	4+0	8 (16)	4 × 2	2,1	2,9	64 KB Befehle + 32 KB Daten	512 KB	32 MB	SP3	1P/2P	3.0	128	DDR4–2666	8	2 TB	120 W
	7261			8 (16)	4 × 2	2,5	2,9			64 MB								155 W
	7281			16 (32)	4 × 4	2,1	2,7			32 MB
	7301					2,2	2,9			64 MB
	735P					2,4						1P
	7351					2,4						1P/2P
	7371					3,1	3,8					1P/2P						200 W
	740P			24 (48)	4 × 6	2,0	3,0					1P						155 W
	7401					2,0	3,0					1P/2P						155 W
	7451					2,3	3,2											180 W
	7501			32 (64)	4 × 8	2,0	3,0											155 W
	755P											1P						180 W
	7551											1P/2P
	7601					2,2	3,2					1P/2P

^†

Core Complexes (CCX) × Kerne pro CCX

Zweite Generation

EPYC Embedded 7002 (Rome)

Marke \| Modell		Prozess	Chiplets CCD+I/O	Kerne (Threads)	Kern- konfigu- ration ^†	Takt (GHz)		Cache			Sockel	Sockel- anzahl	PCIe		RAM			TDP
						Takt (GHz)		L1	L2	L3			PCIe		RAM
						Basis	Boost	pro Kern		gesamt			Gen	Lanes	Takt	Kanäle	Kapazität
EPYC Embedded	7232P^[10]	7 nm	2+1	8 (16)	2 × 4	3,1	3,2	32 KB Befehle + 32 KB Daten	512 KB	32 MB	SP3	1P	4.0	1P: 128 2P: 162	DDR4–3200	8	4 TB	120 W
	7252^[10]			8 (16)	2 × 4	3,1				64 MB		1P/2P
	7272^[10]			12 (24)	2 × 6	2,9
	7282^[10]			16 (32)	2 × 8	2,8
	7262^[10]		4+1	8 (16)	4 × 2	3,2	3,4			128 MB								155 W
	7F32^[10]			8 (16)	4 × 2	3,7	3,9											180 W
	7302P^[10]			16 (32)	4 × 4	3,0	3,3					1P						155 W
	7302^[10]			16 (32)	4 × 4	3,0	3,3					1P/2P
	7352^[10]			24 (48)	4 × 6	2,3	3,2					1P/2P
	7402P^[10]					2,8	3,35					1P						180 W
	7402^[10]					2,8						1P/2P						180 W
	7452^[10]			32 (64)	4 × 8	2,35						1P/2P						155 W
	7502P^[10]					2,5						1P						180 W
	7502^[10]					2,5						1P/2P						180 W
	7542^[10]					2,9	3,4											225 W
	7F72^[10]		6+1	24 (48)	6 × 4	3,2	3,7			192 MB								240 W
	7552^[10]		6+1	48 (96)	6 × 8	2,2	3,3			192 MB								200 W
	7F52^[10]		8+1	16 (32)	8 × 2	3,5	3,9			256 MB								240 W
	7532^[10]			32 (64)	8 × 4	2,4	3,3											200 W
	7642^[10]			48 (96)	8 × 6	2,3												225 W
	7662^[10]			64 (128)	8 × 8	2,0												225 W
	7702P^[10]						3,35					1P						200 W
	7702^[10]						3,35					1P/2P						200 W
	7742^[10]					2,25	3,4											225 W
	7H12^[10]					2,6	3,3											280 W

^†

Core Complexes (CCX) × Kerne pro CCX

Dritte Generation

EPYC Embedded 7003 (Milan)

Marke \| Modell		Prozess	Chiplets CCD+I/O	Kerne (Threads)	Kern- konfigu- ration ^†	Takt (GHz)		Cache			Sockel	Sockel- anzahl	PCIe		RAM			TDP
						Takt (GHz)		L1	L2	L3			PCIe		RAM
						Basis	Boost	pro Kern		gesamt			Gen	Lanes	Takt	Kanäle	Kapazität
EPYC Embedded	7313	7 nm	4+1	16 (32)	4 × 4	3,0	3,7	32 KB Befehle + 32 KB Daten	512 KB	128 MB	SP3	1P/2P	5.0	128	DDR4–3200	8	4 TB	155 W
	7313P			16 (32)	4 × 4	3,0	3,7					1P						155 W
	7413			24 (48)	4 × 6	2,65	3,6					1P/2P						180 W
	7443					2,85	4,0					1P/2P						200 W
	7443P					2,85	4,0					1P						200 W
	7543		8+1	32 (64)	8 × 4	2,8	3,7			256 MB		1P/2P						225 W
	7543P			32 (64)	8 × 4	2,8	3,7					1P
	7643			48 (96)	8 × 6	2,3	3,6					1P/2P
	7713			64 (128)	8 × 8	2,0	3,675					1P/2P
	7713P			64 (128)	8 × 8	2,0	3,675					1P

^†

Core Complexes (CCX) × Kerne pro CCX

Vierte Generation

EPYC Embedded 9004 (Genoa)

Marke \| Modell		Prozess	Chiplets CCD+I/O	Kerne (Threads)	Kern- konfigu- ration ^†	Takt (GHz)		Cache			Sockel	Sockel- anzahl	PCIe		RAM			TDP
						Takt (GHz)		L1	L2	L3			PCIe		RAM
						Basis	Boost	pro Kern		gesamt			Gen	Lanes	Takt	Kanäle	Kapazität
EPYC Embedded	9124^[11]	5 nm	4+1	16 (32)	4 × 4	3,0	3,7	32 KB Befehle + 32 KB Daten	1 MB	64 MB	SP5	1P/2P	5.0	128	DDR5–4800	12	6 TB	200 W
	9254^[11]		4+1	24 (48)	4 × 6	2,9	4,15			128 MB								200 W
	9354^[11]		8+1	32 (64)	8 × 4	3,25	3,8			256 MB								280 W
	9354P^[11]			32 (64)	8 × 4	3,25						1P						280 W
	9454^[11]			48 (96)	8 × 6	2,75						1P/2P						290 W
	9454P^[11]			48 (96)	8 × 6	2,75						1P						290 W
	9534			64 (128)	8 × 8	2,45	3,7					1P/2P						280 W
	9554^[11]					3,1	3,75					1P/2P						360 W
	9554P^[11]					3,1	3,75					1P
	9654^[11]		12+1	96 (192)	12 × 8	2,4	3,7			384 MB		1P/2P
	9654P^[11]		12+1	96 (192)	12 × 8	2,4	3,7			384 MB		1P

^†

Core Complexes (CCX) × Kerne pro CCX

EPYC Embedded 8004 (Siena)

Marke \| Modell		Prozess	Chiplets CCD+I/O	Kerne (Threads)	Kern- konfigu- ration ^†	Takt (GHz)		Cache			Sockel	Sockel- anzahl	PCIe		RAM			TDP
						Takt (GHz)		L1	L2	L3			PCIe		RAM
						Basis	Boost	pro Kern		gesamt			Gen	Lanes	Takt	Kanäle	Kapazität
EPYC Embedded	8C24P^[12]	5 nm	4+1	12 (24)	4 × 3	2,45	3,0	32 KB Befehle + 32 KB Daten	1 MB	32 MB	SP6	1P	5.0	96	DDR5–4800	6	1 TB	100 W
	8124P^[12]			16 (32)	4 × 4	2,45				64 MB								125 W
	8224P^[12]			24 (48)	4 × 6	2,55				64 MB								180 W
	8324P^[12]			32 (64)	4 × 8	2,65				128 MB								180 W
	8434P^[12]			48 (96)	4 × 12	2,5	3,1											200 W
	8534P^[12]			64 (128)	4 × 16	2,3	3,1											200 W

^†

Core Complexes (CCX) × Kerne pro CCX

Fünfte Generation

EPYC Embedded 9005 (Turin & Turin Dense)

Marke \| Modell		Codename	Prozess	Chiplets CCD+I/O	Kerne (Threads)	Kern- konfigu- ration ^†	Takt (GHz)		Cache			Sockel	Sockel- anzahl	PCIe		RAM			TDP
							Takt (GHz)		L1	L2	L3			PCIe		RAM
							Basis	Boost	pro Kern		gesamt			Gen	Lanes	Takt	Kanäle	Kapazität
EPYC Embedded	9015^[13]	Turin	4 nm	2+1	8 (16)	2 × 4	3,6	4,1	32 KB Befehle + 48 KB Daten	1 MB	64 MB	SP5	1P/2P	5.0	1P: 128 2P: 160	DDR5–6000	12	9 TB	125 W
	9135^[13]			2+1	16 (32)	2 × 8	3,65	4,3			64 MB								200 W
	9255^[13]			4+1	24 (48)	4 × 6	3,25	4,3			128 MB								200 W
	9335^[13]			4+1	32 (64)	4 × 8	3,0	4,4			128 MB								210 W
	9355P^[13]			8+1	32 (64)	8 × 4	3,55				256 MB		1P						280 W
	9355^[13]				32 (64)	8 × 4	3,55						1P/2P						280 W
	9455P^[13]				48 (96)	8 × 6	3,15						1P						300 W
	9455^[13]				48 (96)	8 × 6	3,15						1P/2P
	9535^[13]				64 (128)	8 × 8	2,4	4,3					1P/2P
	9555P^[13]						3,2	4,4					1P						360 W
	9555^[13]						3,2	4,4					1P/2P						360 W
	9745^[13]	Turin Dense	3 nm		128 (256)	8 × 16	2,4	3,7											400 W
	9845^[13]	Turin Dense	3 nm	10+1	160 (320)	10 × 16	2,1	3,7			320 MB								390 W
	9655P^[13]	Turin	4 nm	12+1	96 (192)	12 × 8	2,6	4,5			384 MB		1P						400 W
	9655^[13]			12+1	96 (192)	12 × 8	2,6	4,5			384 MB		1P/2P						400 W
	9755^[13]			16+1	128 (256)	16 × 8	2,7	4,1			512 MB								500 W
	9965^[13]	Turin Dense	3 nm	16+1	192 (384)	12 × 16	2,25	3,7			384 MB								500 W

^†

Core Complexes (CCX) × Kerne pro CCX

Siehe auch

Weblinks

Einzelnachweise

↑ Patrick Kennedy: AMD EPYC 7000 Series Architecture Overview for Non-CE or EE Majors. In: ServeTheHome. 20. Juni 2017, abgerufen am 1. April 2024 (englisch).
↑ ^a ^b ^c ^d ^e ^f ^g ^h ⁱ ^j ^k ^l ^m ⁿ ^o ^p ^q ^r ^s ^t ^u ^v ^w ^x ^y AMD EPYC 7002 Series Processors: A New Standard for the Modern Data Center. (PDF; 0,8 MB) In: AMD. April 2020, S. 2, abgerufen am 17. Oktober 2024 (englisch).
↑ ^a ^b ^c ^d ^e ^f ^g ^h ⁱ ^j ^k ^l ^m ⁿ ^o ^p ^q ^r ^s ^t ^u ^v ^w ^x ^y ^z ^aa ^ab ^ac AMD EPYC 7003 SERIES PROCESSORS. (PDF; 0,3 MB) In: AMD. 2022, S. 2, abgerufen am 17. Oktober 2024 (englisch).
↑ ^a ^b ^c ^d ^e ^f ^g ^h ⁱ ^j ^k ^l ^m ⁿ ^o ^p ^q ^r ^s ^t ^u ^v ^w ^x AMD EPYC 9004 SERIES PROCESSORS. (PDF; 0,3 MB) In: AMD. 2022, S. 2, abgerufen am 17. Oktober 2024 (englisch).
↑ ^a ^b ^c ^d ^e ^f ^g ^h ⁱ ^j ^k ^l AMD EPYC 8004 SERIES PROCESSORS. (PDF; 0,3 MB) In: AMD. September 2023, S. 2, abgerufen am 14. Oktober 2023 (englisch).
↑ ^a ^b ^c ^d ^e ^f ^g ^h ⁱ AMD EPYC 4004 SERIES PROCESSORS. (PDF; 0,3 MB) In: AMD. Mai 2024, S. 2, abgerufen am 13. Oktober 2024 (englisch).
↑ ^a ^b ^c ^d ^e ^f ^g ^h ⁱ ^j ^k ^l ^m ⁿ ^o ^p ^q ^r ^s ^t ^u ^v ^w ^x ^y ^z ^aa AMD EPYC 9005 SERIES PROCESSORS. (PDF; 0,3 MB) In: AMD. Oktober 2024, S. 2, abgerufen am 19. Oktober 2024 (englisch).
↑ ^a ^b ^c ^d ^e ^f AMD EPYC 4005 SERIES PROCESSORS. (PDF; 0,3 MB) In: AMD. Mai 2025, S. 2, abgerufen am 25. Mai 2025 (englisch).
↑ ^a ^b ^c ^d ^e ^f ^g ^h ⁱ Product Brief: AMD EPYC Embedded 3000 Family. (PDF; 0,5 MB) In: AMD. 2019, S. 4, abgerufen am 17. Oktober 2024 (englisch).
↑ ^a ^b ^c ^d ^e ^f ^g ^h ⁱ ^j ^k ^l ^m ⁿ ^o ^p ^q ^r ^s ^t ^u ^v ^w ^x ^y AMD EPYC Embedded 7002 Series. (PDF; 0,4 MB) In: AMD. 2023, S. 2, abgerufen am 17. Oktober 2024 (englisch).
↑ ^a ^b ^c ^d ^e ^f ^g ^h ⁱ ^j AMD EPYC EMBEDDED 9004 SERIES. (PDF; 0,7 MB) In: AMD. 2022, S. 4, abgerufen am 17. Oktober 2024 (englisch).
↑ ^a ^b ^c ^d ^e ^f AMD EPYC EMBEDDED 9004 AND 8004 SERIES PROCESSORS. (PDF; 0,9 MB) In: AMD. 2024, S. 3, abgerufen am 17. Oktober 2024 (englisch).
↑ ^a ^b ^c ^d ^e ^f ^g ^h ⁱ ^j ^k ^l ^m ⁿ ^o ^p ^q AMD EPYC EMBEDDED 9005 SERIES PROCESSORS. (PDF; 320 KB) In: AMD. 2025, S. 4, abgerufen am 1. April 2025 (englisch).

[1] Patrick Kennedy: AMD EPYC 7000 Series Architecture Overview for Non-CE or EE Majors. In: ServeTheHome. 20. Juni 2017, abgerufen am 1. April 2024 (englisch).

[AMD_Epyc_7002_Data_Sheet-2] ↑ ^a ^b ^c ^d ^e ^f ^g ^h ⁱ ^j ^k ^l ^m ⁿ ^o ^p ^q ^r ^s ^t ^u ^v ^w ^x ^y AMD EPYC 7002 Series Processors: A New Standard for the Modern Data Center. (PDF; 0,8 MB) In: AMD. April 2020, S. 2, abgerufen am 17. Oktober 2024 (englisch).

[AMD_Epyc_7003_Data_Sheet-3] ↑ ^a ^b ^c ^d ^e ^f ^g ^h ⁱ ^j ^k ^l ^m ⁿ ^o ^p ^q ^r ^s ^t ^u ^v ^w ^x ^y ^z ^aa ^ab ^ac AMD EPYC 7003 SERIES PROCESSORS. (PDF; 0,3 MB) In: AMD. 2022, S. 2, abgerufen am 17. Oktober 2024 (englisch).

[:0-4] ↑ ^a ^b ^c ^d ^e ^f ^g ^h ⁱ ^j ^k ^l ^m ⁿ ^o ^p ^q ^r ^s ^t ^u ^v ^w ^x AMD EPYC 9004 SERIES PROCESSORS. (PDF; 0,3 MB) In: AMD. 2022, S. 2, abgerufen am 17. Oktober 2024 (englisch).

[:4-5] ↑ ^a ^b ^c ^d ^e ^f ^g ^h ⁱ ^j ^k ^l AMD EPYC 8004 SERIES PROCESSORS. (PDF; 0,3 MB) In: AMD. September 2023, S. 2, abgerufen am 14. Oktober 2023 (englisch).

[:5-6] ↑ ^a ^b ^c ^d ^e ^f ^g ^h ⁱ AMD EPYC 4004 SERIES PROCESSORS. (PDF; 0,3 MB) In: AMD. Mai 2024, S. 2, abgerufen am 13. Oktober 2024 (englisch).

[:6-7] ↑ ^a ^b ^c ^d ^e ^f ^g ^h ⁱ ^j ^k ^l ^m ⁿ ^o ^p ^q ^r ^s ^t ^u ^v ^w ^x ^y ^z ^aa AMD EPYC 9005 SERIES PROCESSORS. (PDF; 0,3 MB) In: AMD. Oktober 2024, S. 2, abgerufen am 19. Oktober 2024 (englisch).

[:8-8] ↑ ^a ^b ^c ^d ^e ^f AMD EPYC 4005 SERIES PROCESSORS. (PDF; 0,3 MB) In: AMD. Mai 2025, S. 2, abgerufen am 25. Mai 2025 (englisch).

[AMD_Epyc_Embedded_Data_Sheet-9] ↑ ^a ^b ^c ^d ^e ^f ^g ^h ⁱ Product Brief: AMD EPYC Embedded 3000 Family. (PDF; 0,5 MB) In: AMD. 2019, S. 4, abgerufen am 17. Oktober 2024 (englisch).

[:2-10] ↑ ^a ^b ^c ^d ^e ^f ^g ^h ⁱ ^j ^k ^l ^m ⁿ ^o ^p ^q ^r ^s ^t ^u ^v ^w ^x ^y AMD EPYC Embedded 7002 Series. (PDF; 0,4 MB) In: AMD. 2023, S. 2, abgerufen am 17. Oktober 2024 (englisch).

[:3-11] ↑ ^a ^b ^c ^d ^e ^f ^g ^h ⁱ ^j AMD EPYC EMBEDDED 9004 SERIES. (PDF; 0,7 MB) In: AMD. 2022, S. 4, abgerufen am 17. Oktober 2024 (englisch).

[:1-12] ↑ ^a ^b ^c ^d ^e ^f AMD EPYC EMBEDDED 9004 AND 8004 SERIES PROCESSORS. (PDF; 0,9 MB) In: AMD. 2024, S. 3, abgerufen am 17. Oktober 2024 (englisch).

[:7-13] ↑ ^a ^b ^c ^d ^e ^f ^g ^h ⁱ ^j ^k ^l ^m ⁿ ^o ^p ^q AMD EPYC EMBEDDED 9005 SERIES PROCESSORS. (PDF; 320 KB) In: AMD. 2025, S. 4, abgerufen am 1. April 2025 (englisch).

[1]

[2]

[3]

[4]

[5]

[6]

[7]

[8]

[9]

[10]

[11]

[12]

[13]