Zum Inhalt springen

Intel Ultra Path Interconnect

aus Wikipedia, der freien Enzyklopädie

Der Intel Ultra Path Interconnect (UPI) ist eine von Intel entwickelte skalierbare Punkt-zu-Punkt-Verbindung für die Kommunikation zwischen Prozessoren untereinander, die ab 2017 den Intel QuickPath Interconnect (QPI) in Xeon-Skylake-SP-Plattformen abgelöst hat.

Takt-
frequenz
Transfers
maximal
Netto Brutto aggregiert
Brutto
Jahr
(GHz) (GT/s) Datenrate (GByte/s)
UPI 1.0
4,8 9,6 19,2 24 48 2017 (Skylake-SP)[1]
2019 (Cascade-Lake-SP)[2]
5,2 10,4 20,8 26 52
2020 (Cooper Lake)[3]
5,6 11,2 22,4 28 56 2021 (Ice-Lake-SP)[4]
UPI 2.0
8,0 16,0 32,0 48 96 2023 (Sapphire Rapids)[5]
10,0 20,0 40,0 60 120 2023 (Emerald Rapids)[6]
12,0 24,0 48,0 72 144 2024 (Sierra Forest)[7]
2024 (Granite Rapids)[7]

UPI ist eine kohärente Verbindung mit geringer Latenz für skalierbare Multiprozessorsysteme mit einem gemeinsamen Adressraum. Es nutzt ein verzeichnisbasiertes „Home-Snoop“-Kohärenzprotokoll und unterstützt damit einen Kohärenzmodus, im Gegensatz zu früheren QPI-Prozessoren, die mehrere Snoop-Modi unterstützten (kein Snoop, Early Snoop, Home Snoop und Directory).[1]

Jeder UPI-Port besteht aus zwei unidirektionalen Verbindungen, einem für das Senden und einem für das Empfangen, wodurch die Verbindung als Vollduplex arbeitet.[8]

Ein kombinierter Caching- und Home-Agent (CHA) sorgt für die Kohärenz über mehrere Prozessoren hinweg und verarbeitet zudem Snoop-Anfragen von Prozessorkernen sowie von lokalen und entfernten Agenten. In jedem Prozessorkern und jeder Last-Level-Cache-Bank (LLC) sind separate physische CHAs untergebracht, um die Skalierbarkeit entsprechend der Anzahl der Kerne, der Speichercontroller oder des Sub-NUMA-Clustering-Modus zu verbessern. Der Adressraum ist über verschiedene CHAs verteilt, die wie ein einziger logischer Agent agieren.[1]

Ab 2017 löste UPI 1.0 den Intel QuickPath Interconnect (QPI) in Xeon-Skylake-SP-Plattformen ab. Die Übertragungsgeschwindigkeit erreicht bis zu 11,2 GT/s. Unterstützende Prozessoren verfügen in der Regel über zwei oder drei UPI-Verbindungen.[1][9]

Im Vergleich zu QPI verbessert es die Energieeffizienz durch einen neuen Energiesparzustand, steigert die Übertragungseffizienz durch ein neues Paketierungsformat und erhöht die Skalierbarkeit durch eine Protokollschicht, die keine Vorabzuweisung von Ressourcen erfordert.[1][9]

Mit der Intel Xeon-6-Prozessorfamilie führte Intel mit UPI 2.0 eine überarbeitete Version ein. Eine Intel UPI-2.0-Verbindung erreicht eine Übertragungsgeschwindigkeit von bis zu 24 GT/s (48 GB/s pro Richtung und Verbindung).[7]

Einzelnachweise

[Bearbeiten | Quelltext bearbeiten]
  1. 1 2 3 4 5 David L Mulnix: Intel Xeon Processor Scalable Family Technical Overview. In: intel.com. 12. Januar 2022, abgerufen am 28. August 2026 (englisch).
  2. ↑ Skalierbare Intel Xeon Prozessoren der 2. Generation. In: intel.de. Abgerufen am 28. August 2026.
  3. ↑ David L Mulnix: Third Generation Intel Xeon Processor Scalable Family Technical Overview. In: intel.com. 19. Juni 2020, abgerufen am 28. August 2026 (englisch).
  4. ↑ Prozessorunterstützung für Intel Server Board D50TNP1SB. In: intel.de. 5. September 2025, abgerufen am 28. August 2026.
  5. ↑ Prozessorunterstützung für Intel Server der Produktfamilie D50DNP. In: intel.de. 10. Februar 2023, abgerufen am 29. August 2026.
  6. ↑ New 5th Gen Intel Xeon Processors are Built with AI Acceleration in Every Core. In: newsroom.intel.com. Abgerufen am 29. August 2026 (englisch).
  7. 1 2 3 Produktbeschreibung: Intel Xeon 6 Prozessoren. In: intel.de. Abgerufen am 28. August 2026 (In Highlight-Technologien, auf „Alles anzeigen“ klicken.).
  8. ↑ Intel Ultra Path Interconnect (Intel UPI). In: edc.intel.com. Abgerufen am 29. August 2026 (englisch).
  9. 1 2 Paul Alcorn: Intel Xeon Platinum 8176 Scalable Processor Review. In: tomshardware.com. 11. Juli 2017, abgerufen am 28. August 2026 (englisch).