AMD K10
AMD K10 (auch bekannt als „AMD Next Generation Processor Technology“ oder „Stars“) ist der Codename einer Generation von Mikroprozessoren von AMD, die die K8- und K9-Generation in naher Zukunft ergänzen und mittelfristig ersetzen wird. Die K10-Generation wird weiterhin auf der bereits seit längerem verwendeten AMD64-Mikroarchitektur basieren.
Die K10-Generation wurde früher irrtümlich als AMD K8L bezeichnet, dies ist aber der Codename einer stromsparenden Variante der K8-Generation.[1][2]
Technisches
Die K10-Generation zeichnet vor allem der gemeinsame L3-Cache für alle Prozessorkerne aus.[1][2][3]. Daneben wird es vermutlich auch Modelle mit einem kleineren oder ganz ohne L3-Cache geben. Ein L3-Cache erhöht die Ausführungsgeschwindigkeit von Programmen, da im optimalen Fall weniger häufig die relativ langsamen Zugriffe auf den Hauptspeicher nötig sind. Eine überarbeitete Gleitkommaeinheit [1] soll den Gleitkommadurchsatz stark erhöhen. Weiterhin sind erweiterte Stromspartechniken mit getrennten Versorgungsleitungen für die einzelnen Prozessorkerne und den Speichercontroller geplant („split power planes“) sowie eine schnellere HyperTransport-Anbindung (Version 3.0).[1][2] Aufgrund der umfangreichen Änderungen an den Prozessorschnittstellen bzw. der Spannungsversorgung werden für die K10-Generation neue Prozessor-Sockel eingeführt. Für Mainboards mit einem Prozessor wird dies der Sockel AM2+ sein. Allerdings soll weiterhin die Möglichkeit bestehen, die neue Generation mit reduziertem Funktions- und evtl. Leistungsumfang (z.B. höherer Stromverbrauch) auch in den aktuellen Prozessorsockeln Sockel AM2 und Sockel F zu nutzen.
Unterschiede zur K8-Architektur
- Erweiterte Instruction Queue
Die Instruction Queue (Befehlswarteschlange) dient zum vorausschauenden Speichern der Befehle. Statt 16 Byte pro Taktzyklus sind nun 32 Byte pro Taktzyklus möglich.
- Verbesserung der Sprungvorhersage
Erweiterte Sprungvorhersage (Advanced Branch Prediction) mit nun 512 Einträgen und Verdopplung des [[Return Stack]s.
- Sideband Stack Optimizer
Dieser ist neu hinzugekommen und führt Stack-Optimierungen bei POP/PUSH-Operationen durch.
- Verbesserung des TLB
Der Translation Lookaside Buffer (TLB) unterstützt jetzt 1 GiB große Pages. Ein Prozessorkern mit K10-Architektur adressiert den Speicher jetzt mit 48 Bit gegenüber 40 Bit beim K8. Der adressierbare Speicherbereich beträgt jetzt bis zu 128 TiB. Laut AMD soll sich dadurch Arbeitsgeschwindigkeit bei großen Datenbanken und virtuellen Umgebungen erhöhen.
- Einführung von SSE4a beziehungsweise SSE128
Pro Taktzyklus und Kern ist das Einlesen von zwei 128-Bit-SSE-Befehlen möglich. Damit sind nun bis zu vier Gleitkomma-Operationen mit doppelter Genauigkeit pro Taktzyklus möglich. Bei der K8-Architektur ist der SSE-Pfad "nur" 64 Bit breit. Außerdem existieren neue SSE4a-Befehle: EXTRQ, INSERTQ, MOVNTSD, MOVNTSS. Weiterhin werden die SSE-Befehle für Bitmanipulation erweitert: LZCNT, POPCNT.
- Unabhängiger Speicher-Controller
Durch einen unabhängigen Speicher-Controller sind mehr DRAM-Bänke möglich, es kommt zu weniger Page-Konflikten und es sind größere Burst-Längen möglich. Das Write Bursting soll mehrere Schreib- und Lesezugriffe auf den Speicher bündeln und in einem Durchgang ausführen. Dies soll den effektiven Speicherdurchsatz erhöhen.
- L2-Cache
Die Datenanbindung zwischen Prozessorkern und L2-Cache wurde von 64 Bit auf 128 Bit erweitert.
- Shared L3-Cache
Alle Prozessorkerne können auf diesen gemeinsamenen Cache zugreifen.
Namensgebung
AMD nimmt bei der K10-Generation erstmals seit Jahren vom bewährten Namen „Athlon“ für Desktop-Prozessoren Abstand und führt den neuen Produktnamen Phenom ein. Wie zuletzt schon beim AMD Athlon X2 wird das Bezeichnungssystem beim Phenom nicht mehr auf dem Quantispeed-Rating, sondern auf einer strukturierten Typennummer, ähnlich dem AMD Opteron, basieren. Zuerst soll der "Phenom" als AMD Phenom FX, AMD Phenom X2 und AMD Phenom X4 auf den Markt kommen.[4]
Im Serverbereich wird der erfolgreiche Produktname AMD Opteron beibehalten, erste Produkte mit dem Vierkernprozessor „Barcelona“ wurden für August 2007 angekündigt.[5]
Einzelnachweise
- ↑ a b c d Video-Interview mit Giuseppe Amato (Technischer Direktor von AMD: Verkauf und Marketing EMEA) vom Februar 2007
- ↑ a b c AMD: Im Barcelona steckt K10 (heise.de). 14.04.2007.
- ↑ AMD-Roadmap bis 2008 (computerbase.de
- ↑ Pressemitteilung von AMD. 14.05.2007.
- ↑ Pressemitteilung von AMD. 29.06.2007.
Weblinks
- Roadmap 2007/2008 aus Hardtecs4u, vom 07.05.07
