Rambus Inline Memory Module
RIMM Rambus In-Line Memory Modul
Speichermodul von Rambus
RIMM(Rambus Inline Memory Modul) Speichermodul für die Rambus-Architektur.
Ein RIMM besitzt 184 Kontakte auf beiden Seiten und kann 16 ICs aufnehmen. Die Datenbreite beträgt 16 Bit (18 mit ECC).
Funktionsprinzip Seit 1995 wird Rambus in Workstations verwendet. Entwickelt wurde das Konzept für ein serielles Speicherinterface von der 1990 gegründeten Firma Rambus mit Sitz in Kalifornien. Erste funktionierende RDRAMs konnte Toshiba 1992 präsentieren. Um die Technologie in die PC-Architekur zu adaptieren, schloss Intel im Dezember 1996 mit Rambus ein Abkommen. Die gemeinsam entwickelten Direct RDRAMs ( DRDRAM) nutzen wie DDR-SDRAM beide Taktflanken für die Datenübertragung. Im Zuge einer vereinfachten Namensgebung wird heute nur noch die Bezeichnung RDRAM verwendet. Die Rambus-Lösung besteht aus drei Komponenten: Rambus-Controller, Rambus-Channel und RDRAM.
Die Rambus-Architektur kann mehrere unabhängige Rambus-Channels verwalten. Das Channel Interface von Rambus enthält einen nur 16- oder 18-Bit-(mit ECC) breiten Datenbus. Der Adressbus besitzt eine Breite von 8 Bit und hat getrennte Leitungen für die Zeilen- und Spaltenansteuerung. Vorteil: Gleichzeitige unabhängige Zugriffe auf Zeilen und Spalten sind möglich, während noch Daten des vorhergehenden Befehls übertragen werden.
Jedes einzelne RDRAM-IC besitzt die volle Datenbreite des Channels. Gegenüber 64-Bit-Speicherbussen muss aber die Taktung des Channels entsprechend hoch sein, um konkurrenzfähige Bandbreiten zu erreichen. Die derzeit maximale Taktfrequenz ist mit 400 MHz und durch Ausnutzung beider Taktflanken mit effektiv 800 MHz extrem hoch. Ein Maximum von 1,6 GByte/s ist bei jedem einzelnen Chip und somit pro Channel erreichbar. Bei zwei Channels verdoppelt sich die maximale Bandbreite entsprechend auf 3,2 GByte/s.
Datentransfer
Der interne Datentransfer eines RDRAMs zur Speichermatrix unterscheidet sich von der Datenbreite und Taktung des Channels erheblich: Intern wird ein 128-Bit-breiter Datenpfad (144 Bit mit ECC) mit einer Taktfrequenz von 100 MHz genutzt. Somit lassen sich alle 10 ns 128 Bit von und zur Speichermatrix transferieren - dies entspricht der Channel-Transferrate von 1,6 GByte/s. Eine interne RDRAM-Logik teilt die Daten in 16-Bit-Pakete auf, bevor sie über die I/O-Pins mit der Channel-Taktfrequenz von 800 MHz auf den Bus übertragen werden.Durch die volle Datenbreite der ICs verteilen sich die Daten bei Zugriffen nicht über alle Bausteine, sondern sind zusammenhängend in einem Chip gespeichert. Nachteil: Die Chips erhitzen sich bei Burst-Zugriffen stark, was zusätzliche Kühlmaßnahmen erfordert. Rambus-Module sind deshalb mit einem zusätzlichen Kühlblech versehen, das für eine ausreichende Wärmeabfuhr sorgen soll.
Jeder Channel kann bis zu 32 RDRAM-Chips verwalten. Ein Interleaving mit überlappenden Transfern zwischen den Chips und dem Rambus-Controller hebt die Effizienz für einen kontinuierlichen Datenstrom. Hinzu kommt die hohe Bankanzahl der einzelnen RDRAMs. Bis zu 16 Bänke pro IC können parallel Befehle abarbeiten und sorgen für hohe Effizienz bei starkem Datenverkehr auf dem Bus.