Frühere IP-Beiträge für 2003:C3:670D:D200:9D40:CC33:4751:EFB6
Erscheinungsbild
Ergebnisse für 2003:C3:670D:D200:9D40:CC33:4751:EFB6 Diskussion Sperr-Logbuch Logbücher globales Sperr-Logbuch Bearbeitungsfilter-Logbuch
9. April 2023
- 06:5706:57, 9. Apr. 2023 Unterschied Versionen +13 Ackermannfunktion Wenn niemanden auffällt, dass da Unsinn stand (und jetzt das Wort "Unsinn entfernt"), dann kann man sich das ganze Approven schenken. Markierung: Zurückgesetzt
- 06:3306:33, 9. Apr. 2023 Unterschied Versionen +337 Sudanfunktion →Wertetabellen
- 06:2606:26, 9. Apr. 2023 Unterschied Versionen +731 Sudanfunktion →Wertetabellen
- 05:5205:52, 9. Apr. 2023 Unterschied Versionen +104 Sudanfunktion →Wertetabellen
- 05:3105:31, 9. Apr. 2023 Unterschied Versionen +719 Sudanfunktion →Wertetabellen
- 05:2205:22, 9. Apr. 2023 Unterschied Versionen +186 Sudanfunktion →Wertetabellen
- 05:1605:16, 9. Apr. 2023 Unterschied Versionen +50 Sudanfunktion →Wertetabellen
- 05:1205:12, 9. Apr. 2023 Unterschied Versionen +5 Μ-Rekursion →Beispiele
- 05:1105:11, 9. Apr. 2023 Unterschied Versionen +127 Μ-Rekursion →Definition des μ-Operators
- 05:0605:06, 9. Apr. 2023 Unterschied Versionen +17 Μ-Rekursion →Äquivalenz der μ-rekursiven Funktionen mit der Turingmaschine
- 05:0405:04, 9. Apr. 2023 Unterschied Versionen −6 Μ-Rekursion →Äquivalenz der μ-rekursiven Funktionen mit der Turingmaschine
- 04:5804:58, 9. Apr. 2023 Unterschied Versionen +186 DDR-SDRAM →Berechnung Speichertransferrate
- 04:3504:35, 9. Apr. 2023 Unterschied Versionen +451 DDR-SDRAM →DDR4-SDRAM
- 04:1804:18, 9. Apr. 2023 Unterschied Versionen −84 DDR-SDRAM DDR4 weist keinerlei Fehlererkennung bzw. Fehlerkorrektur auf.
- 03:4003:40, 9. Apr. 2023 Unterschied Versionen +6 DDR-SDRAM →DDR2-SDRAM
- 01:2301:23, 9. Apr. 2023 Unterschied Versionen +61 Small Outline Dual Inline Memory Module Bilder etwas größer, kann nicht schaden; außerdem passt dann jede Beschriftung auf eine Zeile weniger und insgesamt wird es kompakter
- 01:1801:18, 9. Apr. 2023 Unterschied Versionen −5 Small Outline Dual Inline Memory Module →Spezifikationen
- 01:1701:17, 9. Apr. 2023 Unterschied Versionen +1.101 Small Outline Dual Inline Memory Module →Spezifikationen
- 01:1701:17, 9. Apr. 2023 Unterschied Versionen −1.101 LP-SDRAM verschiebe das zu SODIMM Markierung: Manuelle Zurücksetzung
- 01:1601:16, 9. Apr. 2023 Unterschied Versionen +1.059 LP-SDRAM →Compression Attached Memory Module Markierung: Zurückgesetzt
- 01:0501:05, 9. Apr. 2023 Unterschied Versionen +42 LP-SDRAM →Weblinks Markierung: Zurückgesetzt
- 01:0101:01, 9. Apr. 2023 Unterschied Versionen +16 DDR-SDRAM →DDR5-SDRAM
- 00:4600:46, 9. Apr. 2023 Unterschied Versionen +17 DDR-SDRAM →Berechnung Speichertransferrate
- 00:4000:40, 9. Apr. 2023 Unterschied Versionen +304 DDR-SDRAM →Rechnungen für reale Beispiele
- 00:2100:21, 9. Apr. 2023 Unterschied Versionen +8 DDR-SDRAM Keine Bearbeitungszusammenfassung
- 00:1800:18, 9. Apr. 2023 Unterschied Versionen 0 DDR-SDRAM Fehler behoben vom 28. Dez. 2022, warum Reviews, wenn das keiner merkt?
- 00:1500:15, 9. Apr. 2023 Unterschied Versionen −179 DDR-SDRAM →Übersicht
- 00:0100:01, 9. Apr. 2023 Unterschied Versionen +20 DDR-SDRAM kompakter
8. April 2023
- 23:4823:48, 8. Apr. 2023 Unterschied Versionen +427 Vorlage Diskussion:Infobox Schienenfahrzeug Neuer Abschnitt →Doppelpunkte fehlerhaft Markierung: Neuer Abschnitt
- 23:4323:43, 8. Apr. 2023 Unterschied Versionen +130 DR-Baureihe 52 kompakter, im Template sind BTW die Doppelpunkte fehlerhaft (entweder Tabelle ohne Doppelpunkt oder Lauftext mit Doppelpunkt)
- 18:2518:25, 8. Apr. 2023 Unterschied Versionen −1.750 DDR-SDRAM Entfernt, da: es gibt genau eine Herkunftsquelle in Deutsch (und nichts in Englisch), enthält gefühlt Vorhersagen für das nächste Jahrzehnt (DDR6 und DDR7), enthält bisher unübliche Bezeichnungen (DDR6+).
- 18:0418:04, 8. Apr. 2023 Unterschied Versionen +613 DDR-SDRAM →DDR5-SDRAM
- 17:1917:19, 8. Apr. 2023 Unterschied Versionen −173 DDR-SDRAM DDR kennt keinen 64 bit-Bus mehr. An sich sind DDR3, DDR4 und DDR5 alles gemultiplexte 512 bit-Busse (war einer Cache-Line entspricht), DDR3 und DDR4 sind dabei 8fach gemuxt (8x64 bit), DDR5 ist 16- oder 32fach gemuxt (16x32 bit oder 32x32 bit)
- 17:1617:16, 8. Apr. 2023 Unterschied Versionen +270 DDR-SDRAM →DDR5-SDRAM
- 16:4716:47, 8. Apr. 2023 Unterschied Versionen +15 Dual Channel →Prozessoren
- 16:4616:46, 8. Apr. 2023 Unterschied Versionen +7 Dual Channel →Prozessoren
- 16:4016:40, 8. Apr. 2023 Unterschied Versionen +412 Dual Channel →Bedingungen
- 16:0016:00, 8. Apr. 2023 Unterschied Versionen +1 Dual Channel →Anzahl der Speicherkanäle
- 15:5815:58, 8. Apr. 2023 Unterschied Versionen +2.068 Intel Xeon →Generationen Markierung: Zurückgesetzt
- 15:3215:32, 8. Apr. 2023 Unterschied Versionen +16 Dual Channel Keine Bearbeitungszusammenfassung
- 15:0915:09, 8. Apr. 2023 Unterschied Versionen +131 DDR-SDRAM →Rechnungen für reale Beispiele
- 14:5314:53, 8. Apr. 2023 Unterschied Versionen +105 DDR-SDRAM →Latenzzeiten im Vergleich