Zum Inhalt springen

Datei:MIPS Architecture (Pipelined).svg

Seiteninhalte werden in anderen Sprachen nicht unterstützt.
Zur Beschreibungsseite auf Commons
aus Wikipedia, der freien Enzyklopädie

Originaldatei (SVG-Datei, Basisgröße: 800 × 500 Pixel, Dateigröße: 56 KB)

Diese Datei und die Informationen unter dem roten Trennstrich werden aus dem zentralen Medienarchiv Wikimedia Commons eingebunden.

Zur Beschreibungsseite auf Commons

Beschreibung

Beschreibung
English: The stage-by-stage architecture of a MIPS microprocessor with a pipeline. Although the memory is shown twice for clarity of the pipeline, MIPS architectures have only one memory bank (i.e. von Neumann architecture).
Datum
Quelle Eigenes Werk
Urheber Inductiveload
Genehmigung
(Weiternutzung dieser Datei)
Public domain Ich, der Urheberrechtsinhaber dieses Werkes, veröffentliche es als gemeinfrei. Dies gilt weltweit.
In manchen Staaten könnte dies rechtlich nicht möglich sein. Sofern dies der Fall ist:
Ich gewähre jedem das bedingungslose Recht, dieses Werk für jedweden Zweck zu nutzen, es sei denn, Bedingungen sind gesetzlich erforderlich.
Andere Versionen rkrkgkf
SVG‑Erstellung
InfoField
 
Der Quelltext dieser SVG-Datei ist W3C-invalid wegen eines Fehlers.
 
Diese W3C-invalide Vektorgrafik wurde mit Inkscape…Important erstellt.
 
Diese Datei verwendet Text-Einbettung.

Kurzbeschreibungen

Ergänze eine einzeilige Erklärung, was diese Datei darstellt.

In dieser Datei abgebildete Objekte

Motiv

Dateiversionen

Klicke auf einen Zeitpunkt, um diese Version zu laden.

Version vomVorschaubildMaßeBenutzerKommentar
aktuell19:08, 22. Jan. 2009Vorschaubild der Version vom 19:08, 22. Jan. 2009800 × 500 (56 KB)Inductiveload{{Information |Description={{en|1=The stage-by-stage architecture of a MIPS microprocessor with a pipeline. Although the memory is shown twice for clarity of the pipeline, MIPS architectures have only one memory bank (i.e. von Neumann architecture).}} |So
19:08, 22. Jan. 2009Vorschaubild der Version vom 19:08, 22. Jan. 2009800 × 500 (56 KB)Inductiveload{{Information |Description={{en|1=The stage-by-stage architecture of a MIPS microprocessor with a pipeline. Although the memory is shown twice for clarity of the pipeline, MIPS architectures have only one memory bank (i.e. von Neumann architecture).}} |So

Keine Seiten verwenden diese Datei.

Globale Dateiverwendung

Die nachfolgenden anderen Wikis verwenden diese Datei:

Metadaten

Diese Datei enthält weitere Informationen (beispielsweise Exif-Metadaten), die in der Regel von der Digitalkamera oder dem verwendeten Scanner stammen. Durch nachträgliche Bearbeitung der Originaldatei können einige Details verändert worden sein.

Abgerufen von „https://de.wikipedia.org/wiki/Datei:MIPS_Architecture_(Pipelined).svg“