Metall-Oxid-Halbleiter-Feldeffekttransistor

Der Metall-Oxid-Halbleiter-Feldeffekttransistor (englisch: metal oxide semiconductor field-effect transistor, MOSFET auch MOS-FET, selten MOST) ist eine Variante der Feldeffekttransistoren mit isoliertem Gate (IGFET), genauer der Metall-Isolator-Halbleiter-Feldeffekttransistoren, wobei als Isolator ein Oxid (meist Siliziumdioxid) zum Einsatz kommt. Historisch begründet steht der Begriff MOSFET synonym für IGFETs in Dünnschichttechnik, die zur Zeit die meistverwendeten Feldeffekttransistoren für analoge und digitale integrierte Schaltungen darstellen; wobei jedoch derzeit (2009) (hauptsächlich) dotiertes Polysilizium und nicht Metall als Gate-Material zum Einsatz kommt. Bei modernen, hochintegrierten Schaltkreisen zeigt Polysilizium als Gate-Material allerdings größere Nachteile (z. B. Verarmungseffekte im Gate), weshalb seit einigen Jahren wieder verstärkt an metallischen Gate-Materialien für zukünftige Entwicklungen geforscht wird, diese zeigen hier bessere Eigenschaften gegenüber Polysilizium; derzeit (2009) nutzt nur Intel solche Materialkombinationen in der Produktion.

Schaltsymbole von MOSFETs

Geschichte

Historisch gesehen ist das Funktionsprinzip des MOSFETs wesentlich länger bekannt als das des Bipolartransistors. Die ersten Patentanmeldungen stammen aus den Jahren 1926 von Julius Edgar Lilienfeld und 1934 von Oskar Heil. Die ersten MOSFETs wurden allerdings erst 1960 gefertigt, als mit dem Silizium/Siliziumdioxid ein Materialsystem zur Verfügung stand, mit dem sich eine reproduzierbar gute Halbleiter-Isolator-Grenzfläche herstellen ließ. Damit verbunden war die Abkehr vom Germanium als Basismaterial und steigende Anforderungen an die Fertigungsbedingungen (Reinräume, strenges Temperaturregime).

Aufbau und Funktionsweise

Prinzipieller Aufbau eines n-Kanal-MOSFETs im Querschnitt. Der n-Kanal zwischen Drain und Source bildet sich erst bei Anlegen einer positiven Gate-Source-Spannung.

Ein MOSFET ist ein aktives Bauelement. Er arbeitet wie ein spannungsgesteuerter Widerstand. Er besitzt drei Anschlüsse (Elektroden): G (Gate, dt. Steuerelektrode), D (Drain), S (Source). Bei einigen Bauformen wird ein zusätzlicher Anschluss B (bulk, Substrat) nach außen geführt. Meistens ist das Bulk jedoch intern mit dem Source verbunden. Mit MOSFETs, die einen separaten Bulkanschluss besitzen, lassen sich zwischen Source und Drain kleinere Wechselspannungen steuern und schalten, wenn der Substratanschluss – im Falle von n-Kanal-MOSFET – negativer als die Wechselspannung gehalten wird.

Der Schlüssel zum Verständnis der MOS-Struktur liegt in der Entstehung eines leitenden Kanals unter dem Gate. Dieser Kanal stellt eine leitende Verbindung zwischen den Anschlüssen Drain und Source her.

Varianten

Ähnlich wie beim Bipolartransistor kann auch der MOSFET in die zwei grundlegenden Varianten p-Typ (auch p-leitend oder PMOS) und n-Typ (auch n-leitend oder NMOS) eingeteilt werden. Werden, beispielsweise in integrierten Digitalschaltungen, beide Typen gemeinsam verwendet, spricht man auch von CMOS (engl.: Complementary MOS). Zusätzlich gibt es von beiden Varianten jeweils zwei Formen, die sich im inneren Aufbau und in den elektrischen Eigenschaften unterscheiden:

1. Verarmungstyp (engl.: depletion) – auch selbstleitend, normal-an, normal leitend
2. Anreicherungstyp (engl.: enhancement) – auch selbstsperrend, normal-aus, normal sperrend

In der Praxis werden mit großer Mehrheit Anreicherungstypen eingesetzt.

Schema eines FinFET („Dual-Gate“)

Neben den konventionellen MOSFET-Varianten existieren noch diverse Spezialvarianten mit verändertem Aufbau. Ziel ist ein besseres Schaltungverhalten, was jedoch mit zum Teil deutlich erhöhten Herstellungsaufwand verbunden ist. Beispiele sind der VMOS-FET oder der FinFET, wobei letzterer den Vorteil eines vergrößerten Kanalbereichs bietet; aufgrund der Kanalbereiche oft auch als Dual- oder Tri-Gate bezeichnet. Diese werden zum Beispiel in HF-Schaltungen eingesetzt (HF-Verstärker, multiplikativer Mischer).

Grundsätzlicher Aufbau am Beispiel eines selbstsperrenden n-Kanal-MOSFETs

Als Grundmaterial dient ein schwach p-dotierter Siliziumeinkristall (Substrat). In dieses Substrat sind zwei stark n-dotierte Gebiete eingelassen, die den Source- bzw. Drain-Anschluss erzeugen. Zwischen den beiden Gebieten befindet sich weiterhin das Substrat, wodurch eine npn-Struktur entsteht, die vorerst keinen Stromfluss zulässt (vgl. npn-Transistor: Ohne Basisstrom ist der Transistor gesperrt). Genau über diesem verbleibenden Zwischenraum wird nun eine sehr dünne, widerstandsfähige Isolierschicht (meist Siliziumdioxid) aufgebracht. Den Gate-Anschluss des Transistors bildet eine leitende Schicht, die auf diesem Dielektrikum (Isolator) oberhalb des zukünftigen Kanals aufgetragen wird. Verwendung fand hier früher Aluminium, heute n⁺ bzw. p⁺ dotiertes (entartetes) Polysilizium (Abkürzung für polykristallines Silizium).

Inversion (mit leichter Schräglage durch U_DS ≠ 0)

Durch diesen Aufbau bilden Gate-Anschluss, Dielektrikum und Bulk-Anschluss einen Kondensator, der beim Anlegen einer Spannung zwischen Gate und Bulk aufgeladen wird. Durch das elektrische Feld wandern im Substrat Minoritätsträger (bei p-Silizium Elektronen) an die Grenzschicht und rekombinieren mit den Majoritätsträgern (bei p-Silizium Defektelektronen). Dies wirkt sich wie eine Verdrängung der Majoritätsträger aus und wird „Verarmung“ genannt. Ab einer bestimmten Spannung U_th (engl. threshold voltage, Schwellspannung) ist die Verdrängung der Majoritätsladungsträger so groß, dass sie nicht mehr für die Rekombination zur Verfügung stehen. Es kommt zu einer Ansammlung von Minoritätsträgern, wodurch das eigentlich p-dotierte Substrat nahe an der Isolierschicht n-leitend wird. Dieser Zustand wird starke „Inversion“ genannt. Der entstandene dünne n-leitende Kanal verbindet nun die beiden n-Gebiete Source und Drain, wodurch Ladungsträger (beinahe) ungehindert von Source nach Drain fließen können.

Operationsbereiche eines n-Kanal-MOSFET

Prinzipiell sind Source- und Drain-Anschluss zunächst gleichwertig, meist ist der Aufbau aber nicht symmetrisch, um ein besseres Verhalten zu erzielen. Außerdem wird bei den meisten Bauformen Bulk intern mit Source verbunden, da ein Potentialunterschied zwischen Source und Bulk die Eigenschaften des Transistors (vor allem die Schwellenspannung) negativ beeinflusst (body effect). Auf die grundlegende Funktion hat die Verbindung keinen Einfluss. Allerdings entsteht nun zusätzlich eine Diode zwischen Source- und Drain-Anschluss, die parallel zum eigentlichen Transistor liegt (Bulk mit dem p-dotierten Substrat und Drain mit dem n-Gebiet bilden den p-n-Übergang). Diese sogenannte Body-Diode ist als Pfeil im Schaltsymbol des MOSFETs dargestellt und zeigt beim n-Kanal-MOSFET vom Bulk-Anschluss zum Kanal. Bei der Anwendung ist die Body-Diode in der Regel in Sperrrichtung gepolt, bei manchen Schaltanwendungen kann sie jedoch genutzt werden, um Inversbetrieb zu verhindern.

siehe auch: Feldeffekttransistor.

Zuordnung der Source- und Drain-Gebiete bei PMOS und NMOS

CMOS-Inverter

p-Kanal-MOSFET:

Source-Potential: $\varphi _{\mathrm {S} }$ höheres Potential (+), dass in aller Regel der Punkt, welcher näher an $U_{\mathrm {DD} }$ liegt.

Drain-Potential: $\varphi _{\mathrm {D} }$ niedrigeres Potential (−), dass in aller Regel der Punkt, welcher näher an $U_{\mathrm {SS} }$ liegt.

Hinweis: Source bedeutet Quelle, Drain bedeutet Abfluss, diese Bezeichnungen sind auf die Kanalleitung bezogen. Das heißt bei einem p-Kanal-MOSFET werden Löcher (positive Ladungsträger) geleitet, sie werden an der positiven Versorgungsspannung $U_{\mathrm {DD} }$ im Source generiert und zum Drain $U_{\mathrm {SS} }$ geleitet.

n-Kanal-MOSFET:

Source-Potential: $\varphi _{\mathrm {S} }$ niedrigeres Potential (−), also in aller Regel der Punkt, welcher näher an $U_{\mathrm {SS} }$ liegt.

Drain-Potential: $\varphi _{\mathrm {D} }$ höheres Potential (+), also in aller Regel der Punkt, welcher näher an $U_{\mathrm {DD} }$ liegt.

Hinweis: Source bedeutet Quelle, Drain bedeutet Abfluss, diese Bezeichnungen sind auf die Kanalleitung bezogen. Das heißt bei einem n-Kanal-MOSFET werden Elektronen (negative Ladungsträger) geleitet, sie werden an der negativen Versorgungsspannung $U_{\mathrm {SS} }$ im Source generiert und zum Drain $U_{\mathrm {DD} }$ geleitet.

Kennlinienfeld

Aktive Spannungen und Versorgungsspannungen

Symbol	Berechnung	Beschreibung
$U_{\mathrm {DS} }$	$\varphi _{\mathrm {D} }-\varphi _{\mathrm {S} }$	Ausgangsspannung zwischen Drain und Source.
$U_{\mathrm {GS} }$	$\varphi _{\mathrm {Gate} }-\varphi _{\mathrm {S} }$	Eingangsspannung zwischen Gate und Source.
$U_{\mathrm {SB} }$	$\varphi _{\mathrm {S} }-\varphi _{\mathrm {Bulk} }$	Spannung zwischen Source und Back-Gate (auch Bulk-Anschluss genannt).
$U_{\mathrm {DD} }$		positive Versorgungsspannung (aus NMOS-Technik, wird auch in CMOS verwendet)
$U_{\mathrm {SS} }$		negative Versorgungsspannung (aus NMOS-Technik, wird auch in CMOS verwendet)

Schwellenspannung

Die Schwellenspannung $U_{\mathrm {th} }$ (engl.: threshold voltage) stellt ein zentrales Element bei der Modellbetrachtung von MOSFETs dar und hängt stark von der Prozesstechnik ab. Dabei entscheiden die Dotierungen des Source, Drain und Kanal-Gebietes über die Größe der Schwellenspannung.

• $U_{\mathrm {th} }<0\,\mathrm {V}$ für NMOS-Verarmungstyp und PMOS-Anreicherungstyp
• $U_{\mathrm {th} }>0\,\mathrm {V}$ für NMOS-Anreicherungstyp und PMOS-Verarmungstyp

Zudem ist die Schwellenspannung abhängig von der Temperatur. Für die Beschreibung reicht die Abhängigkeit 1. Ordnung (lineare Abhängigkeit):

$U_{\mathrm {th} }\left(T\right)=U_{\mathrm {th0} }+\alpha \cdot \left(T-T_{0}\right)$

wobei $\alpha$ der Temperaturkoeffizent und $T_{0}$ die Stütztemperatur (beispielsweise die typische Betriebstemperatur)

Ausgangskennlinienfeld

Ausgangskennlinienfeld für einen NMOS vom Anreicherungstyp ($U_{\mathrm {GS} }>U_{\mathrm {th} }$)

Die Darstellung der Zusammenhänge zwischen dem Drain-Strom $I_{\mathrm {D} }$ und der Drain- Source-Spannung $U_{\mathrm {DS} }$ in Abhängigkeit von der Gate-Source-Spannung $U_{\mathrm {GS} }$ wird als Ausgangskennlinienfeld eines MOSFETs bezeichnet. Es ist für alle MOSFETs (NMOS-Anreicherungstyp, NMOS-Verarmungstyp, PMOS-Anreicherungstyp und PMOS-Verarmungstyp) prinzipiell gleich. Unterschiede ergeben sich nur in den Potentialbezugspunkten von Drain und Source, sowie im Vorzeichen des Verstärkungsfaktors. Die Kennlinien werden durch weitere Effekte (Temperatur, Substratvorspannung, Kurzkanaleffekte etc.) beeinflusst.

Die einzelne I_D-U_DS-Kennlinie eines MOSFETs unterteilt sich in drei Bereiche: den Sperrbereich, den aktiven Bereich und den Sättigungsbereich.

Sperrbereich

Im Sperrbereich (auch Abschaltbereich oder Subthreshold-Bereich genannt, engl.: cutoff region) liegt die Gate-Source-Spannung $U_{\mathrm {GS} }$ unterhalb der Schwellenspannung $U_{\mathrm {th} }$.

Für $U_{\mathrm {GS} }<U_{\mathrm {th} }\quad {}$ gilt:

$I_{\mathrm {DS} }=I_{0}\cdot \exp \left({\frac {U_{\mathrm {GS} }-U_{\mathrm {th} }}{U_{\mathrm {T} }\cdot m}}\right)=I_{0}\cdot 10^{\left({\frac {U_{\mathrm {GS} }-U_{\mathrm {th} }}{S}}\right)}$

In einfachen Modellen (z. B. im „SPICE level 1“-Modell) wird $I_{\mathrm {DS0} }\left(U_{\mathrm {GS} }<U_{\mathrm {th} }\right)=0$ angenommen.

Der Leckstrom (engl.: leakage current) eines Enhancement MOSFETs berechnet sich aus der Gleichung für den Sperrbereich

$I_{\mathrm {leakage} }=I_{\mathrm {DS0} }\left(U_{\mathrm {GS} }=0\,\mathrm {V} \right)$ (nur für NMOS enhancement und PMOS enhancement)

Linearer Bereich

Im linearen Bereich (auch aktiver Bereich, seltener auch Triodenbereich oder ohmscher Bereich genannt, engl.: (triode region oder ohmic region). Der Bereich wird durch die Kennlinie der Grenzspannung $U_{\mathrm {DS,sat} }=U_{\mathrm {GS} }-U_{\mathrm {th} }$ begrenzt.

Die Bezeichnung stammt von dem Umstand, dass die Kennlinien bei $U_{\mathrm {DS} }\approx 0$ nahezu linear durch den Ursprung verlaufen, was dem Verhalten eines ohmschen Widerstands entspricht.

Für $U_{\mathrm {GS} }\geq U_{\mathrm {th} }$ und $\left(U_{\mathrm {GS} }-U_{\mathrm {th} }\right)>U_{\mathrm {DS} }$ gilt:

$I_{\mathrm {DS} }=K_{\mathrm {n/p} }\cdot \left(\left(U_{\mathrm {GS} }-U_{\mathrm {th} }\right)\cdot U_{\mathrm {DS} }-{\frac {{U_{\mathrm {DS} }}^{2}}{2}}\right)$

Sättigungsbereich

Im Sättigungsbereich (engl.: saturation region, auch Abschnürbereich genannt) verläuft die I_D-U_DS-Kennlinie parallel zur $U_{DS}$ Achse. Real steigt der Drainstrom $I_{D}$ aber weiterhin an (siehe Kanallängenmodulation).

Beim Vergleich mit einem Bipolartransistor muss bei der Verwendung des Begriffs Sättigungsbereich darauf geachtet werden, dass der Begriff Sättigung beim Bipolartransistors eine andere Bedeutung hat.

Für $U_{\mathrm {GS} }\geq U_{\mathrm {th} }$ und $\left(U_{\mathrm {GS} }-U_{\mathrm {th} }\right)\leq U_{\mathrm {DS} }$ gilt:

$I_{\mathrm {DS} }={\frac {K_{\mathrm {n/p} }}{2}}\cdot \left(U_{\mathrm {GS} }-U_{\mathrm {th} }\right)^{2}$

Verwendete Formelzeichen

• $C'_{\mathrm {Oxid} }={\frac {\epsilon _{0}\cdot \epsilon _{\mathrm {Oxid} }}{t_{Oxid}}}\qquad {}$ … Flächenbezogene Kapazität des Oxids
• $C_{\mathrm {Oxid} }=C'_{\mathrm {Oxid} }\cdot W\cdot L\qquad {}$ … Kapazität des Oxids
• $C_{\mathrm {D} }\qquad {}$ … Verarmungskapazität. (engl.: depletion capacitance), diese setzt sich aus den Überlappkapazitäten an Drain und Source zusammen.
• $\epsilon _{0}\approx 8{,}85\cdot 10^{-12}\,\mathrm {\frac {F}{m}}$ … Absolute Dielektrizitätszahl im Vakuum.
• $\epsilon _{\mathrm {Oxid} }\approx 3{,}9$ relative Dielektrizitätszahl von Siliziumdioxid (häufig verwendet).
• $I_{0}=I_{\mathrm {DS} }\left(U_{\mathrm {GS} }=U_{\mathrm {th} }\right)$ … Schwellenspannungsstrom (engl.: threshold current)
• $k\qquad {}$ … Boltzmannkonstante
• $K_{\mathrm {n} }=\mu _{\mathrm {n} }\cdot C'_{\mathrm {Oxid} }\cdot {\frac {W_{n}}{L_{n}}}\qquad {}$ … Verstärkungsfaktor (NMOS)
• $K_{\mathrm {p} }=\left(-1\right)\cdot \mu _{p}\cdot C'_{\mathrm {Oxid} }\cdot {\frac {W_{\mathrm {p} }}{L_{\mathrm {p} }}}\qquad {}$ … Verstärkungsfaktor (PMOS)
• $\mu _{\mathrm {n} }\approx 250\cdot 10^{-4}\,\mathrm {\frac {m^{2}}{Vs}}$ … Beweglichkeit der Elektronen (NMOS)
• $\mu _{\mathrm {p} }\approx 100\cdot 10^{-4}\,\mathrm {\frac {m^{2}}{Vs}}$ … Beweglichkeit der Löcher (PMOS)
• $U_{\mathrm {T} }={\frac {k\cdot T}{q}}\approx 25\cdot 10^{-3}\,\mathrm {V}$ bei T = 295 K … Temperaturspannung
• $S=U_{\mathrm {T} }\cdot ln\left(10\right)\cdot m={\frac {k\cdot T}{q}}\cdot ln\left(10\right)\cdot \left(1+{\frac {C_{\mathrm {D} }}{C_{\mathrm {Oxid} }}}\right)\qquad {}$ … Subthreshold-Slope
• $t_{\mathrm {Oxid} }\qquad {}$ … Oxiddicke

Kennlinieneffekte

Substratvorspannung, Back-Gate-Steuerung, Body-Effekt

Wenn eine Substratvorspannung (auch Back-Gate-Spannung) an den Transistor angelegt wird, so hängt die Schwellenspannung von der Source-Bulk-Spannung ab. Je größer die Spannung $U_{\mathrm {SB} }$ wird, desto größer wird die Schwellenspannung.

$U_{\mathrm {th} }\left(U_{\mathrm {SB} }\right)=U_{\mathrm {th0} }+\gamma \cdot \left({\sqrt {2\cdot \varphi _{\mathrm {S} }+U_{\mathrm {SB} }}}-{\sqrt {2\cdot \varphi _{\mathrm {S} }}}\right)$

mit:

• Subtrateffekt-Parameter: $\gamma ={\frac {\sqrt {2\cdot \epsilon _{\mathrm {Si} }\cdot q\cdot N}}{C'_{\mathrm {Oxid} }}}$
• Oberflächenpotential bei starker Inversion: $\varphi _{\mathrm {S} }=U_{\mathrm {T} }\cdot \ln \left({\frac {N_{\mathrm {Substrat} }}{n_{\mathrm {i} }}}\right)$
• Dotierungskonzentration im Substrate bzw. in der n- oder p-Wanne: $N_{\mathrm {Substrat} }$
• Eigenleitkonzentration (Silizium): $n_{\mathrm {i} }\approx 10^{10}\,\mathrm {\frac {1}{cm^{3}}} =10^{16}\,\mathrm {\frac {1}{m^{3}}}$ bei T = 295 K
• $\epsilon _{\mathrm {Si} }=\epsilon _{0}\cdot \epsilon _{r}$ mit $\epsilon _{r}\approx 12$

Kanallängenmodulation (Early-Effekt)

Unter dem Begriff Kanallängenmodulation (auch Early-Effekt genannt) wird ein Effekt verstanden, dessen Auswirkungen dem Early-Effekt der Bipolartransistoren ähneln.

Die Kanallängenmodulation tritt im Sättigungsbereich auf, und modelliert die Einschnürung des Kanales (der Kanal erreicht das Drain nicht mehr, die Region ohne Kanal wird auch Pinch-Off-Region genannt).

In der Ausgangskennlinie ist die Kanallängenmodulation durch den Anstieg des Drainstromes bei zunehmender Drain-Source-Spannung zu erkennen.

Spürbare Auswirkungen zeigt die Kanallängenmodulation bei Strukturgrößen von L < 1 µm. In Näherung lässt sich diesem Effekt durch folgende Näherungsgleichung Rechnung tragen, wobei λ das Ausmaß charakterisiert:

$I_{\mathrm {DS} }=I_{\mathrm {DS0} }\cdot \left(1-\lambda \cdot \left(U_{\mathrm {DS} }-U_{\mathrm {DS,sat} }\right)\right)$

$U_{\mathrm {DS,sat} }:\left(U_{\mathrm {GS} }-U_{\mathrm {th} }\right)=U_{\mathrm {DS} }$

Um die Stetigkeit zwischen den Arbeitsbereichen zu erhalten, wird der Kanallängenmodulationsfaktor in jedem Arbeitsbereich multipliziert.

„Threshold voltage roll-off“-Effekt

„threshold roll-off“-Parameter r

Bei kurzen Kanälen beeinflusst ein Effekt höherer Ordnung die Schwellenspannung, dieser wird „threshold voltage roll-off“-Effekt genannt. Dabei beeinflusst die Kanallänge die Schwellenspannung:

$U_{\mathrm {th} }\left(L\right)=U_{\mathrm {th0} }+{\frac {-q\cdot N_{\mathrm {Kanal} }\cdot r}{C'_{\mathrm {Oxid} }\cdot L}}\cdot \left({\sqrt {1+2\cdot {\frac {w_{\mathrm {D} }}{r}}}}-1\right)$

• Weite der Raumladungszone am Drain: $w_{\mathrm {D} }={\sqrt {{\frac {2\cdot \epsilon _{\mathrm {Si} }}{q\cdot N_{\mathrm {Substrat} }}}\cdot \left(2\cdot \varphi _{\mathrm {S} }+U_{\mathrm {SB} }\right)}}$
• Oberflächenpotential bei starker Inversion: $\varphi _{\mathrm {S} }=U_{\mathrm {T} }\cdot \ln \left({\frac {N_{\mathrm {Substrat} }}{n_{\mathrm {i} }}}\right)$
• Dotierungskonzentration im Substrate bzw. in der n- oder p-Wanne: $N_{\mathrm {Substrat} }$
• Dotierungskonzentration für intrinsisches Silizium: $n_{\mathrm {i} }\approx 10^{10}\,\mathrm {\frac {1}{cm^{3}}} =10^{16}\,\mathrm {\frac {1}{m^{3}}}$ bei T = 295 K
• Permittivität $\epsilon _{Si}=\epsilon _{0}\cdot \epsilon _{\mathrm {r} }$ mit $\epsilon _{\mathrm {r} }\approx 12$

Schaltbetrieb

Streukapazitäten von T1 und Gegentaktansteuerung

Beim Schalten eines MOSFETs wirken sich primär die Streukapazitäten innerhalb des Bauteils auf das zeitliche Verhalten aus. Wesentlich Einfluss auf die Schaltzeiten besitzt die sogenannte Miller-Kapazität, welche zwischen der Gate-Elektrode zur Drain-Elektrode entsteht. Für die Modellbetrachtung des Schaltverhaltens dienen die Parameter C_GS, C_DS und C_DG (siehe Bild), wohingegen in Datenblätter C_iss, C_oss und C_rss angegeben wird. Das liegt daran, das letztere einfach messbare Größen darstellen. Nachfolgende Formeln ermöglichen die Umrechnung zwischen beiden Systemen.

${\begin{matrix}C_{\mathrm {iss} }&=&C_{\mathrm {GS} }+C_{\mathrm {GD} }\\C_{\mathrm {oss} }&=&C_{\mathrm {GD} }+C_{\mathrm {DS} }\\C_{\mathrm {rss} }&=&C_{\mathrm {GD} }\end{matrix}}$ 

(Für die Ansteuerung von Leistungs-MOSFETs empfiehlt sich wegen der „parasitären Kapazitäten“ immer eine Gegentakt-Ansteuerung.)

Der Einschaltvorgang teilt sich in drei Abschnitte auf (siehe auch Bild unten):

1. $t_{1}<t<t_{2}$: Gate-Source-Kapazität aufladen (Totzeit)
2. $t_{2}<t<t_{3}$: Miller-Kapazität entladen
3. $t_{3}<t<t_{4}$: Gate-Source-Kapazität aufladen und voll durchschalten

Während der ersten Phase steuert der MOSFET noch nicht durch, denn zunächst muss die Gate-Source-Kapazität bis zum Erreichen der Schwellspannung aufgeladen werden. Ab dem Punkt t₂ beginnt die Drain-Source-Strecke durchzusteuern. Dabei muss der Treiber auch den Entladestrom für die Drain-Gate-Kapazität abführen. Hierbei stellt sich ein Gleichgewicht ein, denn je höher U_GS steigt, desto schneller fällt U_DS und damit U_DG, wodurch ein höherer Entladestrom fließt. Die Gate-Source-Spannung bildet zeitlich ein Plateau, weil die Drain-Gate-Spannung einem weiteren Anstieg entgegenarbeitet. Die Stärke dieses Effekt hängt folglich direkt mit der Höhe der Versorgungsspannung zusammen. Bei Brückenschaltungen verwendet man oft eine Bootstrap-Schaltung, um den notwendigen Mindestwert von U_GS sicherzustellen.

$I_{\mathrm {G} }\approx {\frac {\mathrm {d} U}{\mathrm {d} t}}\cdot C_{\mathrm {DG} }$ für $t<_{2}<t<t_{3}$

Die letzte Phase sorgt für das vollständige Durchschalten des Transistors, damit ein minimaler R_DSon erreicht wird. Hierdurch verringern sich die ohmschen Verluste, und ein hohes On/Off-Verhältnis, sprich hoher Wirkungsgrad, wird erzielt.

Spannungsverläufe am MOSFET im Schaltbetrieb qualitativ

Der Ausschaltvorgang verläuft umgekehrt, jedoch sind die Zeiten nicht identisch.

Das gezeigte Modell stellt eine starke Vereinfachung dar und dient dem grundlegenden Verständnis für das Schaltverhalten eines MOSFETs, was für viele Anwendungen auch hinreichend ist. Für detaillierte Betrachtungen muss die Spannungsabhängigkeit der Kapazitäten herangezogen werden sowie die Auswirkung weiterer „parasitärer Bauelemente“. Statt der Gate-Source-Kapazität wird die Gate-Ladung Q_G betrachtet.

Für weitere im Schaltbetrieb relevante Daten siehe: Leistungs-MOSFET#Kenngrößen

Leckströme

Bei den Leckströmen handelt es sich um unerwünschte Stromflüsse innerhalb der Transistoren. Diese treten sowohl im gesperrten als auch im leitenden Zustand des Transistors auf. Momentan (Stand 2008) sind hierbei vor allem der Subthreshold-Leakage (frei übersetzt: Unterschwellspannungsleckstrom), Junction-Leakage als auch der Gate-Oxid-Leckstrom dominierend.

In aktuellen CMOS-Techniken mit Gatelängen von weniger als 100 nm stellen die Leckströme eines der Hauptprobleme im Chipentwurf dar. Studien sagen voraus, dass in aktuellen und zukünftigen Prozessoren die Leckströme bis zur Hälfte des Gesamtenergieverbrauchs verursachen.

Bauformen

Im Wesentlichen ist zwischen lateralen (also parallel zu der Oberfläche ausgerichteten) und vertikalen Bauformen zu unterscheiden. Während laterale Transistoren vorwiegend in der Nachrichtentechnik zum Einsatz kommen (LDMOS, lateral double-diffused MOSFET), findet sich die vertikale Bauform überwiegend in der Leistungselektronik wieder. Der Vorteil der vertikalen Struktur liegt in der höheren möglichen Sperrspannung der Bauelemente.

Vor- und Nachteile

Ein prinzipieller Nachteil der MOSFET-Technik ist die geringe Oberflächenbeweglichkeit der Ladungsträger im Kanal. Elektronen besitzen dabei eine höhere Beweglichkeit als Defektelektronen, daher haben n-Kanal-MOSFET geringfügig bessere Eigenschaften als p-Kanal-Typen. Durch die Verkleinerung der Bauelementstrukturen lässt sich dieser Nachteil jedoch ausgleichen, und die Schaltgeschwindigkeit erhöht sich. Dadurch gelingt es einerseits, schnellere Einzeltransistoren herzustellen, andererseits lassen sich durch feine Wabenstrukturen auch schnelle MOSFET für große Ströme herstellen. Durch Skalierung in den Submikrometerbereich wird der MOSFET für integrierte digitale Anwendungen mit Taktfrequenzen oberhalb von 1 GHz verwendbar. MOSFET sind wegen ihres einfachen Herstellungsprozesses (CMOS-Prozess) und der lateralen Struktur besonders für integrierte Schaltungen geeignet.

Da bei IGFETs im Gegensatz zum Bipolartransistoren die Steuerung nicht über einen Stromfluss (Basisstrom), sondern über eine Steuerspannung erfolgt, werden sie fälschlicherweise als „stromlos“ bezeichnet. Im statischen Betrieb, d. h., die Gate-Spannung bleibt konstant, fließt über das Gate kaum bis theoretisch kein Strom. Allerdings ist zur Umladung der Gate-Kapazität ein teilweise erheblicher Lade- und Entladestrom notwendig − in der Leistungselektronik bis über 10 A. Diese Ströme verursachen zusammen mit Gate-Leckströmen, die bei heutigen Mikroprozessoren nicht mehr vernachlässigbar sind, die hohe Leistungsaufnahme moderner integrierter Schaltkreise.

In Leistungsanwendungen ist der sogenannte Leistungs-MOSFET hinsichtlich kurzer Schaltzeiten und geringer Schaltverluste den Bipolartransistoren und IGBTs überlegen. Er erreicht jedoch nicht deren hohe Sperrspannungen. Gegenüber bipolarer Technik besitzt die Drain-Source-Strecke des MOSFET eine reine Widerstandscharakteristik, die den statischen Spannungsabfall und die statische Verlustleistung im Betrieb bestimmt. Erst dadurch werden die hohen Wirkungsgrade von leistungselektronischen Schaltungen besonders bei niedrigen Spannungen und Batteriebetrieb möglich (vgl. Synchrongleichrichter).

Im Gegensatz zu bipolaren Transistoren besitzt der Kanalwiderstand der Drain-Source-Strecke des MOSFET einen positiven Temperaturkoeffizienten. Das bedeutet, dass bei steigender Temperatur auch der Widerstand steigt. Dadurch kann man in einigen Anwendungen mehrere MOSFETs ohne zusätzliche symmetrierende Maßnahmen parallelschalten, um die Stromtragfähigkeit zu erhöhen und den Spannungsabfall zu verringern. Sobald einer der MOSFETs durch zu viel Strom zu heiß wird, steigt sein Widerstand. Dadurch teilt sich die Strombelastung der MOSFETs gleichmäßig auf.

Leistungs-MOSFETs auf Silizium-Basis werden vorteilhaft beim Schalten von Spannungen bis ca. 800 V und Strömen von bis zu mehreren 100 A eingesetzt. Einsatzgebiete sind u. a. Schaltnetzteile, Synchrongleichrichter, getaktete Strom- und Spannungsregler und auch starke Hochfrequenzsender bis in den UKW-Bereich. In Sonderanwendungen werden Schaltzeiten von nur einigen Nanosekunden bei Spannungen von mehreren Kilovolt durch Reihenschaltung realisiert.

Handhabung

MISFETs weisen durch die sehr hochohmige Isolierung des Gates vom Source-Kanal eine große Empfindlichkeit gegenüber elektrostatischen Entladungen (abgekürzt ESD für ElectroStatic Discharge) auf. Dies führt bei unsachgemäßer Handhabung von elektronischen Bauteilen, die aus Feldeffekttransistoren bestehen, zu einem Durchbruch der Gate-Isolierschicht und damit zur Zerstörung der Feldeffekttransistoren. Die daraus resultierenden Schwierigkeiten bei der Handhabung waren einer der Gründe, warum Feldeffekttransistoren sich gegenüber Bipolartransistoren erst einige Jahrzehnte später am Markt durchsetzen konnten. Heutige diskrete Feldeffekttransistoren und integrierte Schaltungen weisen meist zusätzlich eingebaute Schutzdioden und entsprechende Halbleiterstrukturen an den Anschlussleitungen auf, welche die Auswirkungen von elektrostatischen Entladungen auf die empfindliche Isolierschicht minimieren. Trotzdem müssen bei der Handhabung von Feldeffekttransistoren immer noch besondere Vorsichtsmaßnahmen zur Vermeidung von elektrostatischen Aufladungen getroffen werden. So sind beispielsweise Arbeits- und Fertigungsbereiche, in denen mit Feldeffekttransistoren gearbeitet wird, durch ESD-Warnschilder gekennzeichnet.

Name

Derzeit (2008) werden bei handelsüblichen CMOS-Schaltkreisen noch Polysilizium (Gate-Material) und Siliziumdioxid (Isolator zwischen dem Gate und dem Kanal) eingesetzt. Da kein Metall verwendet wird, ist die Bezeichnung MOSFET nicht mehr korrekt. Sie ist eher historisch entstanden – Die Bezeichnung stammt eigentlich aus der Zeit (bis Anfang der 1980er), als Aluminium (ein Metall) als Gate-Material verwendet wurde – und wird immer noch synonym verwendet.

In der Halbleitertechnik gibt es allerdings derzeit Bestrebungen, das Polysilizium gegen andere Materialien wie Übergangsmetalle auszutauschen. Außerdem werden wahrscheinlich in zukünftigen integrierten Schaltkreisen zunehmend sogenannte High-k-Materialien anstelle von Siliziumdioxid als Gate-Dielektrikum eingesetzt. Damit würde in einigen Fällen die Bezeichnung MOSFET wieder vollkommen richtig sein, dennoch ist es oft günstiger, die neutrale Bezeichnung MISFET (Metall-Nichtleiter-Halbleiter-FET) oder ganz allgemein IGFET (FET mit isoliertem Gate) zu verwenden.

Siehe auch

• RADFET
• FREDFET
• Geschwindigkeitssättigung

Weblinks

• Java-Applet zum NMOS
• ELektronik-KOmpendium - MOS-Feldeffekttransistor (MOS-FET)

Literatur

• Hans-Joachim Fischer, Wolgang E. Schlegel: Transistor- und Schaltkreistechnik. 4. Auflage. Militärverlag der DDR, Berlin 1988. 
• Hans-Günther Wagemann, Tim Schönauer: Silizium-Planartechnologie. Grundprozesse, Physik und Bauelemente. Teubner, Stuttgart/Leipzig/Wiesbaden 2003, ISBN 3-519-00467-4.