Zum Inhalt springen

Intel-Nehalem-Mikroarchitektur

aus Wikipedia, der freien Enzyklopädie
Dies ist eine alte Version dieser Seite, zuletzt bearbeitet am 6. August 2009 um 11:32 Uhr durch Uncle Pain (Diskussion | Beiträge) (:)). Sie kann sich erheblich von der aktuellen Version unterscheiden.
Die Nehalem-Mikroarchitektur im Blockdiagramm.

Die Intel-Nehalem-Mikroarchitektur ist eine von Intel entwickelte Mikroarchitektur. Sie basiert teilweise auf der Intel-Core-Mikroarchitektur und wird diese bis 2010 ablösen. Die ersten Prozessoren, benannt als Core i7 auf Basis des Prozessorkerns Bloomfield, werden im 45-nm-Verfahren gefertigt und sind im November 2008 auf den Markt gekommen. Auf dem Intel Developer Forum in San Francisco präsentierte Intel im September 2007 erstmals lauffähige Testmuster auf Basis der neuen Architektur. Prozessoren auf Basis der Nehalem-Architektur sind die ersten Intel-Prozessoren mit integriertem Speichercontroller. Die erste Version der Nehalem-Architektur ist als High-End-CPU (Bloomfield) für Desktop-PCs als Core i7 für den Sockel 1366 (X58) im November 2008 auf den Markt gekommen. Für die Mittelklasse wird erwartet, dass der Lynnfield für den Sockel 1156 ab dem dritten Quartal 2009 die aktuellen Core-2-Prozessoren ablöst.[1][2]

Technisches

Eine Haupterneuerung dieser Architektur ist, dass der FSB, der bei Vorgängern die Verbindung zwischen Prozessor und Chipsatz herstellte, einer Punkt-zu-Punkt-Verbindung namens QuickPath Interconnect gewichen ist, die auf hohen Durchsatz und Skalierbarkeit ausgelegt ist – ähnlich dem Umstieg AMDs auf HyperTransport einige Jahre vorher. Eine weitere wichtige Neuerung, ebenfalls ähnlich wie bei AMD, ist die Anbindung des Arbeitsspeichers über einen integrierten Speichercontroller. Durch diese direkte Verbindung kann der Prozessor mit deutlich geringerer Latenz auf den Speicher zugreifen. Diese beiden Maßnahmen schaffen den bis dato vorhandenen Flaschenhals der Core-Prozessoren ab, der durch den FSB gegeben war. Allerdings sind dadurch neue Sockel nötig.

Zumindest in den High-End-Prozessoren wird zusätzlich Simultaneous Multithreading implementiert, welches bereits in Pentium-4-Prozessoren unter dem Namen Hyper-Threading zum Einsatz kam.

Gegenüber seinen Vorgängern weist die Nehalem-Architektur eine dreistufige Cache-Hierarchie, ähnlich der des AMD Phenom auf: Jeder Kern besitzt neben einem exklusiven L1-Cache auch einen eigenen 256 KB großen L2-Cache, während sich alle Kerne einen gemeinsamen L3-Cache teilen, der bis zu 8 MB groß ist. Dies ist effektiv weniger als die zuletzt 6 MB für je zwei Kerne beim Core 2, jedoch ist der Nutzen derart großer Caches fraglich; in diesem Punkt abgespeckte Versionen des Core 2 verloren oft nur minimal an Leistung. Letzterer ist ein Inklusivcache, d. h. er beinhaltet stets auch alle Daten, die in L1- oder L2-Caches abgelegt sind. Damit wird das Cachekohärenzprotokoll vereinfacht und Snooping-Traffic verringert. Die L1- und L2-Caches bestehen im Gegensatz zu den Vorgängerprozessoren nicht mehr aus gewöhnlichen 6T-SRAM-, sondern aus 8T-SRAM-Zellen, wodurch sich Intel Ersparnisse beim Energiebedarf erhofft.[3]

Die Power Control Unit (PCU), eine Art Koprozessor für die Energieverwaltung des Prozessors, und neuartige Leistungsgatterschaltungen sollen für eine Optimierung des Energiehaushaltes sorgen.[4] Dadurch soll zum einen die Leistungsaufnahme in jeder Lastsituation minimal gehalten werden, andererseits wird damit der so genannte Turbo Mode[5] implementiert, bei dem der Prozessor bei entsprechender Single-Threaded-Last automatisch etwas höher getaktet wird, wenn es der Energiehaushalt des Prozessors zulässt. Konkret heißt das: Wenn zwei physische Kerne unbenutzt sind und die TDP nicht überschritten wird, werden die in Benutzung befindlichen Kerne 133 MHz höher getaktet. Arbeitet gar nur ein Kern, kann die Taktfrequenzsteigerung 266 MHz betragen.[6]

Zu den weiteren Neuerungen gehört eine weitere Ausbaustufe der Streaming SIMD Extensions, SSE4.2, und dass alle vier Prozessorkerne in einem Die untergebracht sind. Das vom Pentium 4 bekannte Simultaneous Multithreading, von Intel als Hyper-Threading bezeichnet, kehrt mit der Nehalem-Architektur zurück, wodurch der Prozessor mit vier Kernen theoretisch acht Threads gleichzeitig bearbeiten kann.[7] Der Nutzen ist bei Desktop-Anwendungen jedoch fraglich, da nur bei speziell hierauf optimierter Software derart viele leistungsrelevante Threads zugleich ablaufen; bisher leiden auch „normale“ Quadcores daran, von den wenigsten Programmen ausgenutzt zu werden und daher in den Anwendungen häufig langsamer als Dualcore-Modelle zu sein. Im Server-Bereich machen sich dagegen mehrere – reale oder virtuelle – Prozessoren tendenziell eher nützlich, da öfter eine Anzahl von Requests parallel zu verarbeiten sind.

Westmere

Unter dem Namen „Westmere“ wird Intel Ende 2009 dem 32-nm-Shrink der Nehalem-Mikroarchitektur einführen, welche erstmals auf dem Dual-Core-Prozessor Clarkdale eingesetzt werden soll. Neben dem neuen Fertigungsverfahren werden auch Optimierungen an der Energieeffizienz erwartet.

Siehe auch

Einzelnachweise

  1. ↑ ComputerBase: Erste Benchmarks des Core i5 „Lynnfield“, Nachricht vom 9. Dezember 2008
  2. ↑ ComputerBase: Neuer Intel-Sockel LGA1156 in Nahaufnahme, Nachricht vom 2. März 2009
  3. ↑ AnandTech: Nehalem - Everything You Need to Know about Intel's New Architecture, Artikel über die Nehalem-Architektur, Seite 9
  4. ↑ AnandTech: Nehalem - Everything You Need to Know about Intel's New Architecture, Artikel über die Nehalem-Architektur, Seite 12
  5. ↑ Heise online: IDF: Nehalem mit Turbo-Modus, Nachricht vom 20. August 2008
  6. ↑ Heise online: Intel Core i7 jetzt im Handel, Nachricht vom 17. November 2008
  7. ↑ Allround-PC.com: Intel Core i7 - Die Details kurz vor der Markteinführung, Nachricht vom 4. November 2008
Abgerufen von „https://de.wikipedia.org/w/index.php?title=Intel-Nehalem-Mikroarchitektur&oldid=63033241“