Zum Inhalt springen

Synthesetool

aus Wikipedia, der freien Enzyklopädie
Dies ist eine alte Version dieser Seite, zuletzt bearbeitet am 28. November 2007 um 01:59 Uhr durch 84.153.91.12 (Diskussion). Sie kann sich erheblich von der aktuellen Version unterscheiden.

Ein Synthesetool ist ein Software-Werkzeug zur Erzeugung einer Zwischenstufe zum Layout (der Anordnung der Bestandteile) von Chips in der Mikroelektronik.

Bei der Synthese wird die vorgegebene Funktion des zu planenden späteren Chips aus vorgeplanten oder katalogmäßig verfügbaren Baukasten-Schaltungselementen zusammengesetzt.

Mit dem Werkzeug überträgt man in einer adäquaten Hardwarebeschreibungssprache (meist VHDL oder Verilog) beschriebene (heute noch ausschließlich digitale) Schaltungen in eine - meist aus Standardzellen bestehende - Netzliste . Der Vorgang wird als Synthese (engl. synthesis) bezeichnet.

Meist wird dabei in mehreren Stufen vorgegangen, z.B. beim Bottom-Up-Ansatz: erst werden Teile der Gesamtschaltung synthetisiert, dann das Gesamtsystem aus diesen Teilen zusammengesetzt. Andere Stufen können z.B. die Einfügung von Verschaltungen und Zellen zur Unterstützung von Selbsttestverfahren (DFT, Scan Test) umfassen.

Anschließend kann die Netzliste für das endgültige Chip-Layout platziert und verdrahtet werden. Neuere Synthese-Werkzeuge verwischen die Grenze zu dieser Designstufe, weil sie Platzierung und Verdrahtung mit- bzw. vorausberechnen und so eine zumindest vorplatzierte Netzliste liefern (physical synthesis).

Kommerziell erhältliche Synthese-Werkzeuge für digitale Schaltungen sind beispielsweise:

Datei:Synthesisflow.jpg
Digitaler Synthese Flow am Beispiel einer CHIP Synthese