Peripheral Component Interconnect
- Weitere Bedeutung der Abkürzung PCI: Das Kürzel für Partito Comunista Italiano (Italienische Kommunistische Partei), unter diesem Namen bestehend bis zur Umbenennung und Spaltung der Partei 1990
Peripheral Component Interconnect, meist PCI abgekürzt, ist ein Bus-Standard zur Verbindung von Peripheriegeräten mit dem Chipsatz eines Prozessors. Es gibt verschiedene Varianten des Standards für verschiedene Einsatzgebiete (PC, Industrie, Telekommunikation). Die bekannteste Variante kommt hauptsächlich im PC-Umfeld zum Einsatz und heißt offiziell PCI Conventional. Praktisch jeder PC ist mit meist zwei bis sieben Steckplätzen für PCI-Karten ausgerüstet. Auch neuere Computer der Firma Apple und Workstations der Firma Sun besitzen einen PCI-Bus. In die Steckplätze kann eine große Anzahl verfügbarer Karten verschiedener Hersteller eingesetzt werden, unter anderem auch Netzwerkkarten, Modems, Soundkarten und (ältere) Grafikkarten. Damit kann ein PC leicht an spezielle Bedürfnisse angepasst werden.
Die Version 1.0 des Standards wurde von der Firma Intel im Jahre 1992 definiert. Intel wollte nicht den VESA-Bus unterstützen, da er nicht genügend Durchsatz bot und auf den Intel 486-Prozessor zugeschnitten war. Der PCI-Bus kann dagegen in jeder Architektur eingesetzt werden. Heute ist der Standard unter der Obhut eines Konsortiums, der PCI Special Interest Group (PCI-SIG, www.pcisig.com), bei dem Firmen und Organisation Mitglied werden können. Die aktuelle Version der PCI Conventional Spezifikation ist 3.0, deren Definition im April 2004 abgeschlossen wurde.
Der PCI-Bus hat den alten ISA-Bus, wie man ihn in älteren PCs fand, ersetzt. Eine PCI-ISA-Bridge erlaubt in PCs, die sowohl PCI- als auch ISA-Steckplätze haben, die Anbindung des ISA-Busses an den PCI-Bus. Auf Systemen mit dem Intel Pentium-Prozessor ist dies die einzige Möglichkeit, ISA-Karten zu unterstützen. Ursprünglich sollte der Bus die Anforderungen in PCs für Grafik-, Netzwerk- und andere Schnittstellenkarten über längere Zeit erfüllen. Allerdings wurde der Bus in kurzer Zeit zu langsam für schnelle Grafikkarten, so dass für diese bald ein zusätzlicher Accelerated Graphics Port eingeführt wurde.
Anders als der ISA-Bus ermöglicht PCI die dynamische Konfiguration eines Gerätes ohne Eingriff des Benutzers. Während des Bootvorgangs handeln das BIOS des PCI-Gerätes und das System-BIOS die Ressourcen aus, die das Gerät benötigt. Dies erlaubt die Zuweisung von IRQs und Portadressen entsprechend den örtlichen Gegebenheiten (bei ISA-Karten musste man häufig den zu verwendenden IRQ per Steckbrücke manuell einstellen). Zusätzlich stellt der PCI-Bus eine detaillierte Beschreibung aller verbundenen PCI-Geräte durch den PCI Configuration Space zur Verfügung.
Die PCI-Spezifikation regelt auch die physische Auslegung des Busses (u.a. auch Abstand der Leiterbahnen zueinander), elektrische Eigenschaften, Timing und Protokolle. Die Geräte oder Schnittstellen müssen nicht unbedingt auf Erweiterungskarten untergebracht werden, sondern können sich auch direkt auf der Hauptplatine des Computers befinden, die Spezifikation spricht hier von planar devices.
Allgemeine PCI-Bus-Spezifikationen
Der PCI-Bus ist ein synchroner Bus mit 33.33 MHz Taktrate, also 30 ns pro Takt. Alle Signale werden nur bei der steigenden Taktflanke zwischengespeichert. Die Signale können über CMOS-Treiber angesteuert werden, so dass der gesamte Stromverbrauch gering ist. Der Bus kann mit bis zu 10 Geräten bestückt werden, wobei zwischen Master (Herr) und Target (Ziel) unterschieden wird. Als Geräte zählen auch Schnittstellen (also die Sockel in die Erweiterungskarten eingesteckt werden können) sowie auf der Hauptplatine untergebrachte Geräte, die Verbindung zum Host (PCI/Host-Schnittstelle) oder zu einem eventuell vorhandenen ISA-Bus (PCI/ISA-Schnittstelle). Daneben erlauben Sockel auf der Hauptplatine den Einsatz von Schnittstellenkarten. Falls die Anzahl der Steckplätze nicht ausreicht, können über eine PCI/PCI-Schnittstellen (PCI-PCI-Bridge) weitere PCI-Busse in das System eingebunden werden.
Auf dem PCI-Bus kommuniziert immer ein Master mit einem Target. In vielen PC-Systemen ist der Host der einzige Master. Ein Bus kann aber mehrere Master haben, über einen Arbiter wird ein Master ausgewählt. Der ausgewählte Master kann einen Transfer beginnen, wobei er eine Adresse an die 32 Daten/Adressleitungen und ein Kommando an 4 Kommando/Byte-Leitungen anlegt. Ein zusätzlich Paritätsleitung erlaubt das Erkennen von Fehlern.
Jedem Target werden nach dem Reset vom BIOS Adressbereiche zugeteilt. Über Herstellercodes können Karten nach dem Hochfahren eindeutig identifiziert werden. Das Target mit der ausgewählten Adresse im Adressbereich antwortet dann und kommuniziert mit dem Master. Die beiden am häufigsten verwendeten Kommandos sind READ und WRITE. Über die Adress/Datenleitungen werden dann Daten übertragen, wobei die Kommando/Byte-Leitungen zur Auswahl der Bytes im 32-Bit Wort dienen können. Dadurch sind neben 32-Bit auch 16- und 8-Bit Transfers möglich.
Während der Übertragung können in jedem Takt maximal 32-Bit, also 4 Bytes übertragen werden, so dass die Transferrate maximal 133 MByte/s beträgt (4 Bytes in 30 ns). Über Ready-Leitungen kann sowohl der Master als auch das Target signalisieren, dass sie zur Aufnahme eines Datums bereit sind. Falls Master oder Target nicht bereit sind, wird kein Datum übertragen, die Datenübertragung also verlangsamt.
Normalerweise beendet der Master den Datentransfer. Über ein STOP-Signal kann das Target ein Übertragungsende erzwingen. Ein anderer Master kann den Bus über REQ anfordern, wobei die derzeitige Übertragung nach einer vorgegebenen Latenzzeit beendet werden muss und der neue Master den Bus übernehmen kann.
Der PCI-Bus benötigt minimal nur 47 (Target) bzw. 49 (Master) Signale auf dem Bus. Ab der Version 2.1 der Spezifikation ist eine 64-Bit-Erweiterung definiert, die den Datenbus durch zusätzliche Signale auf 64 Bit verbreitert. In einem System können 32-Bit und 64-Bit Geräte koexistieren und miteinander kommunizieren.
Auf dem Bus liegen vier Interruptleitungen, so dass jedes Gerät bis zu vier verschiedene Interrupts (INTA bis INTD) erzeugen kann. Die Interruptleitungen sind auf dem Bus aber nicht verbunden, sondern können einzeln geroutet und zugordnet werden. Normalerweise wird nur INTA verwendet. Dieser kann jedoch je nach Steckplatz einem eigenen Interrupt zugeordnet werden, oder, falls nicht genügend Interrupts vorhanden sind, zwischen verschiedenen Karten geteilt werden. Die Probleme des ISA-Busses, der zu wenig Interrupts zuordnen konnte, sind damit weitgehend Vergangenheit.
| FRAME# | Master signalisiert Kommunikationsstart, Kommando und Adresse |
|---|---|
| IRDY# | Master ist bereit zur Übertragung eines Datums (Initiator Ready) |
| TRDY# | Target ist bereit zur Übertragung eines Datums (Target Ready) |
| DEVSEL# | Target hat Adresse erkannt |
| STOP# | Target möchte Übertragung beenden |
| IDSEL# | Auswahl während der Konfigurationsphase |
| AD(31:0) | Adresse (Erstes Datum der Übertragung) und Daten |
| C/BE#(3:0) | Kommando (Erstes Datum der Übertragung) und Byte Enables |
| PAR# | Parität |
| PERR#, SERR# | Paritätsfehler und Systemfehler |
| CLK, RST# | Takt (Clock) und Reset |
| INTA# ... INTD# | Bis zu vier Interrupts pro Gerät |
| REQ#, GNT# | Busanforderung (Request) und Busüberlassung (Grant) |
Signale auf dem PCI-Bus - das #-Zeichen deutet an, dass die Signale Low Active sind.
Grundlegende PCI-Varianten
- PCI Conventional, erlaubt Busbreiten von 64-bit und Übertragungen mit 66 MHz Takt (max. 533 MByte/s)
- PCI-X, 64-bit Version von PCI Conventional mit 133 MHz Takt (max. 1.066 MByte/s)
- PCI-X 266 (PCI-X DDR), PCI-X mit 266 MHz Nominaltakt (max. 2.133 MByte/s)
- Mini PCI
- Compact PCI, elektrisch voll PCI-kompatibel jedoch in Form von Einschüben mit 3 bzw. 6 HE
Andere PCI-Varianten
- PCI-Express (3GIO) (Abkürzung PCIe oder PCI-E) ist ein serieller Bus, der PCI-Signalisierung und -Programmiertechniken verwendet. PCI-Express soll noch 2004 PCI und AGP ersetzen. Ist hardwaretechnisch nicht kompatibel zu PCI und PCI-X.
Powermanagement mit PCI
Die Energiesparfunktionen für den PCI-Bus sind Teil einer optional zu implementierenden Spezifikation, die zeitlich zwischen den PCI-Versionen 2.1 und 2.2 angesiedelt ist. Jedes PM-fähige Gerät hat ein zusätzliches 8 Byte langes Feld im Configuration Space, über das es einerseits mitteilen kann, welche Energiespar-Modi es unterstützt, und andererseits auch entsprechend gesteuert werden kann. Jedes PCI-Gerät kann sich in einem von vier möglichen Operationsmodi befinden (D0-D3). Je höher die Nummer, desto weniger Energie verbraucht das Gerät. Auch wenn ein Gerät nichts von PCI-Powermanagement weiß, unterstützt es die Modi D0 und D3, da diese äquivalent zu an und aus sind. Ob und wieviel Energie in den dazwischen liegenden Modi gespart werden kann, liegt im Ermessen des Hardware-Herstellers. Ein Gerät kann aus einem bestimmten Modus in alle "darunter" liegenden Modi wechseln, sowie aus jedem Modus in den Zustand D0.
Obwohl man Geräte durchaus "zu Fuß" während des laufenden Betriebes in einen anderen Energiesparmodus bringen kann, wird man in den meisten Fällen mit Hilfe von APM oder ACPI einen globalen Energiesparmodus für den Computer setzen, der dann von der Powermanagement-Unterstützung des Betriebssystems eingeregelt wird. In den Modi D1 und D2 besteht für ein entsprechend ausgerüstetes PCI-Gerät die Möglichkeit, zu einem beliebigen Zeitpunkt ein so genanntes Power Management Event Signal (PME) auf den Bus zu legen, das dann an das Powermanagement des Betriebssystems weitergeleitet wird und dazu verwendet werden kann, das System auf Anforderung wieder global "aufzuwecken".
Literatur
- Don Anderson, Tom Shanley: PCI System Architecture 4th Edition. Mindshare Inc. 1999 ISBN 0201309742
Weblinks
Siehe auch: Accelerated Graphics Port, Extended Industry Standard Architecture, Industry Standard Architecture, Micro Channel Architecture, XT-Bus-Architektur