Transistor-Transistor-Logik

Die Transistor-Transistor-Logik (TTL) ist eine Schaltungstechnik (Logikfamilie) für logische Schaltungen (Gatter), bei der als aktives Bauelement der Schaltung planare npn-Bipolar-Transistoren verwendet werden. Hierbei wird meist ein Multi-Emitter-Transistor eingesetzt, so dass für mehrere Eingänge nur ein Transistor erforderlich ist.

Standard-TTL

Aufbau eines NAND-Gatters in Standard-TTL-Technik
Type: 7400; P_V=10mW; t_pd=10ns

TTL-Schaltkreise werden üblicherweise mit einer Versorgungsspannung von 5 Volt betrieben. Kurzzeitig können allerdings bis zu 7 Volt Betriebsspannung anliegen. Die untere Grenze ist bei 1,8 Volt. Eine hohe Spannung ist als High-Pegel (in positiv-Logik eine logische 1) definiert, eine niedrige Spannung wird als Low-Pegel bezeichnet (in positiv-Logik eine logische 0). Die Schaltkreise sind so dimensioniert, dass Eingangsspannungen U_E < 0,8 V als Low-Pegel, und U_E > 2,0 V als High-Pegel erkannt werden. Die Ausgangsspannung U_A beträgt typisch < 0,4 V für den Low-Pegel und > 2.4 V für den High-Pegel. Der statische Störabstand beträgt somit sowohl für High- als auch für Low-Pegel 0,4 V.

Logische Bausteine in TTL-Technik haben den Vorteil, das sie unempfindlicher gegenüber elektrostatischen Entladungen sind als CMOS-Bausteine. Dennoch müssen unbenutze Eingänge der TTL-Schaltkreise auf ein festes Potenzial gelegt werden, damit sichergestellt werden kann, dass der Schaltkreis korrekt arbeitet. Der Nachteil der TTL-Bausteine liegt in einer im Vergleich zu CMOS deutlich höheren Leistungsaufnahme (Stromverbrauch).

Man erkennt den Standard TTL-Schaltkreis an der Bezeichnung 7400, wobei die 74 auf die Maximaltemperatur und die 00 auf den Gatter-Typ (hier: NAND) verweist.

Das nebenstehende Bild zeigt den Aufbau eines TTL-NAND-Gatters. V₁ ist der Multi-Emitter-Transistor, U₁ und U₂ sind die Eingangsspannungen. Eine Besonderheit der TTL-Schaltung besteht darin, dass unbeschaltete Eingänge wirken, als lägen sie auf einem High-Pegel.

Funktionsweise

TTL-Gatter arbeiten im Prinzip wie DTL-Gatter. Ein Unterschied besteht lediglich in der Ausführung des Dioden-Gatters sowie des Verstärkers. Der Verstärker besteht aus dem Ansteuertransistor V₂ und einer Gegentakt-Endstufe (Totem-Pole-Schaltung).

Die Ansteuerung erfolgt, indem U₁ und U₂ auf einen Low-Pegel (bzw. Masse) gelegt werden. Hierdurch wird V₁ leitend, da nun ein Basisstrom über R₁ fließt. Die Basis von V₂ wird hierdurch nahezu auf Masse (U_C1Sat) gelegt, wodurch V₂ sperrt. Damit liegt die Basis von V₃ auf High, die von V₄ auf Low. V₃ leitet also und legt den Ausgang auf High. Sind die Eingänge nicht oder mit High beschaltet, so wird V₂ über die Basis-Kollektor-Strecke von V₁ mit Strom versorgt und leitend. V₃ wird gesperrt und V₄ leitend. Nur in diesem Zustand liegt der Ausgang auf Low.

In der "open collector"-Ausführung (offener Kollektor) fehlt V₃, der Kollektor von V₄ wird also offen zum Ausgang geführt. In diesem Fall muss an Stelle von R₄ ein externer pull-up-Widerstand angeschlossen werden. Diese Bauform ermöglicht es, mehrere Ausgänge parallel zu schalten zu einem so genannten "Wired-AND" (verdrahtetes UND). Jedes der so parallel geschalteten Gatter kann den Strom eines nachfolgenden Gatters aufnehmen, ohne von den anderen beeinflusst zu werden und so den folgenden Eingang auf Low schalten.

Low-Power-Schottky-TTL

NAND-Gatter in Low-Power-Schottky-TTL Bauweise
Type: 74LS00; P_V=2mW; t_pd=10ns

Um die Sättigung der Transistoren zu verhindern können den Transistoren Schottky-Dioden parallel geschalten werden, wodurch sich ein Schottky-Transistor ergibt. Dies verhindert ein Absinken der Kollektor-Emitter-Spannung unter 0,3 V. Die Dimensionierung kann für diesen Schaltungstyp wesentlich hochohmiger ausgelegt werden, wodurch sich auch eine wesentlich geringere Leistungsaufnahme ergibt. Auf die Gatterlaufzeit hat dies keinen Einfluss. Die zur Potenzialverschiebung notwändige Diode wurde in diesem Beispiel durch eine Darlington-Schaltung erstetzt.

Die Toleranzgrenzen für die High- und Low-Potenziale werden weit übertroffen, wodurch diese Ausführung auch für geringere Spannungen (Low-Voltage) verwendet werden kann.

Low-Voltage-TTL

Die Low-Voltage-TTL (LVTTL) ist eine besondere Form der Transistor-Transistor-Logik (Logikfamilie), bei der die Versorgungsspannung von 5V auf 3,3V reduziert ist.

Low-Voltage-TTL-Logikpegel
Symbol	Parameter	min	max
U_IH	High-Level Input Voltage	2 V	U_DD + 0,3 V
U_IL	Low-Level Input Voltage	-0,3 V	0,8 V
U_OH	High-Level Output Voltage	2,4 V
U_OL	Low-Level Output Voltage		0,4 V

Siehe auch

Weblinks

EIA/JEDEC Inferface Standard für 3,3V Logik (PDF-Datei, 107kB)