Double Data Rate

Dies ist eine alte Version dieser Seite, zuletzt bearbeitet am 7. Juni 2007 um 18:42 Uhr durch 84.56.169.185 (Diskussion) (Grammatikfehler). Sie kann sich erheblich von der aktuellen Version unterscheiden.

Double Data Rate (DDR, auch: doublepumped) bezeichnet in der Computertechnik ein Verfahren, mit dem Daten auf einem Datenbus mit doppelter Datenrate übertragen werden können.

Ähnliche Verfahren sind Quadruple Data Rate (QDR) mit vierfacher und Octal Data Rate (ODR) mit achtfacher Datenrate.

Technik bei DDR

Die Datenbits werden bei der aufsteigenden und abfallenden Flanke des Taktsignals übertragen, statt nur bei der aufsteigenden wie beim konventionellen Single Data Rate Verfahren. Damit dabei nicht die Frequenz der Zugriffe auf die Speicherzellen verdoppelt werden muss, wird auf die so genannte 'Prefetch'-Technik zurückgegriffen: bei einem Zugriff wird aus dem Speicherfeld gleich die doppelte Anzahl der Daten geholt, als eigentlich mit einem Mal nach außen gegeben werden kann. Die eine Hälfte der Daten wird dann mit der steigenden Taktflanke ausgegeben, während die andere Hälfte zwischengespeichert wird und dann erst mit der fallenden Flanke ausgegeben wird. Damit das zu einer Beschleunigung führt, muss die Anzahl zusammenhängend angeforderter Daten (='Burst-Length') immer gleich oder größer als die doppelte Busbreite sein. Da das nicht immer der Fall ist, ist DDR-SDRAM im Vergleich zu klassischem (SDR-) SDRAM bei gleichem Takt nicht exakt doppelt so schnell. Ein weiterer Grund ist, dass Adress-und Steuersignale im Gegensatz zu den Datensignalen nur mit einer Taktflanke gegeben werden.

Anwendungen

Diese Technik wird z. B. bei der Anbindung von Prozessoren (Front Side Bus), des Arbeitsspeichers (DDR-SDRAM), von Massenspeicher (Ultra-3 SCSI) und Grafikkarten (AGP) verwendet.

Bezeichnungen

Bei der Angabe der Taktfrequenzen von Double Data Rate Verbindungen wird häufig die Taktfrequenz des Busses mit der Datenrate verwechselt, z. B. wird ein Prozessorbus mit 100 MHz Taktfrequenz und Double Data Rate als „200 MHz Bus“ bezeichnet. Dies wird durch die Marketingbezeichnung FSB200 gefördert.

Eine Bezeichnung beginnend mit PC und drei Ziffern danach gibt die Busrate in MHz (z. B. PC-133 oder PC133=133 MHz) an. Vier Ziffern bezeichnen hingegen die Datenübertragungsrate in MByte/s. So könnte PC2700 auf ein FSB333 DDR Speicher Modul hinweisen. Berechnung: 166 MHz * 2 (da DDR) * 64 Bit (Busbreite) = 21248 MBit/s / 8 Bit = 2656 MByte / s, aufgerundet 2700 MByte/s. Die PC-Angaben sind daher nicht auf die DDR Technologie beschränkt und nur sinnvoll in Verbindung mit der Angabe der Bus- und Technologie-Bezeichnung (mit dieser wird dann Busbreite und Faktor klar festgelegt).

Weiterentwicklungen: DDR2 und DDR3

DDR2 und DDR3 sind Weiterentwicklungen dieses Konzeptes speziell für PC-Arbeitsspeicher, bei denen statt mit einem Zweifach-Prefetch, mit einem Vierfach- bzw. Achtfach-Prefetch gearbeitet wird, um eine höhere Taktung des I/O-Puffers zu ermöglichen. Bei DDR2 werden dabei die eigentlichen Speicherzellen nur mit der Hälfte des Taktes der I/O-Puffer betrieben. Der Marketing-technisch hier oft genannte Vierfach-Prefetch entsteht dabei zum einen über das DDR-Verfahren (×2) und zum anderen über diese Taktdopplung (×2) – insgesamt ein Vierfach-Prefetch. Bei DDR3 wird dies anscheinend dahingehend gesteigert, dass zwischen dem Takt der I/O-Buffer und dem Takt der eigentlichen Speicherzellen ein Unterschied in Höhe des Vierfachen existieren wird – zusammen mit dem DDR-Verfahren ein Achtfach-Prefetch. Obwohl die Speicherzellen den mit 90 % deutlich größeren Teil des Speicherchips abgeben, gilt bei der Taktangabe von DDR2/DDR3-Speichern der Takt der I/O-Puffer als „offiziell“.

DDR2 wird in Speicherchips als DDR2-SDRAM bei neueren Intel Pentium-4-Hauptplatinen verwendet. DDR3 wird Mitte 2007 auf den Markt kommen. Die vielfach auf Grafikkarten verbauten GDDR3-Speicher bauen technologisch auf DDR2 auf und nicht auf DDR3, wie es der Name suggeriert.

DDR2 Module werden mit 1,8 V betrieben, in FBGA-Chips (Fine-Pitch Ball Grid Array) gefertigt, mit einem Takt von 200 (PC2-3200), 266 (PC2-4300), 333 (PC2-5300) und 400 MHz (PC2-6400) angeboten und einer CAS Latency von 3, 4 oder 5 betrieben. Somit ergeben sich Bandbreiten von 3,2 GB/s bis 6,4 GB/s pro Modul. Bisher gibt es in vier verschiedenen Ausführungen, neben den DDR2 Modulen mit 240 Pins (DIMM) existieren Module mit 200 (SO-DIMM), 214 (Micro-DIMM) und 244 Pins (Mini Registered DIMM).

Nebenentwicklungen: GDDR2 und GDDR3

GDDR2 und GDDR3 sind Speichersorten, welche ausschließlich auf Grafikkarten verbaut werden und technologisch auf DDR2-Speicherchips basieren. Dies trifft auch auf GDDR3-Speicher zu, welcher nicht auf DDR3-Speicherchips basiert, sondern weiterhin auf DDR2-Speicherchips. Dies hängt damit zusammen, dass GDDR2 und GDDR3 keine offiziellen Spezifikationen sind, sondern in gewissem Sinne nur Marketingnamen der großen Grafikchip-Entwickler darstellen. Technologisch besteht zwischen GDDR2 und GDDR3 hauptsächlich nur ein Unterschied in der Spannung, welche bei GDDR3 deutlich geringer ist, womit sich diese Chips deutlich höher takten lassen und GDDR2 inzwischen weitgehend verdrängt haben.

Verwandte Entwicklungen: QDR und QDR II

Quad Data Rate-RAM bezeichnet einen Baustein, der die Vorteile von DDR-SDRAM und Dualport-RAM vereint. Es besitzt getrennte Lese- und Schreibports, so dass unabhängig voneinander kollisionsfrei gelesen und geschrieben werden kann. Allerdings teilen sich die Daten eine gemeinsame Adressleitung. Damit kann das QDR-SRAM auf beiden Ports gleichzeitig bei steigender und fallender Flanke Daten übertragen, was unter dem Strich eine Vervierfachung der Datenrate ergibt. Es gibt zwei Typen von QDR-SRAMs, zum einen die 2-Word-Burst-Variante und die 4-Word-Burst-Variante. Das heißt, bei einem Lese- oder Schreibzugriff werden gleich 2 bzw. 4 Worte gelesen bzw. geschrieben. QDR findet z. B. beim Systembus des Pentium 4 Verwendung, ODR beim AGP-Bus (AGP-8X) und bei XDR-DRAM.

QDR II-RAM ist die verbesserte Variante des QDR-RAMs mit rückgeführten Taktausgängen, so genannten Echo-Clocks, die zur Synchronisation genutzt werden. Damit verbreitert sich das Fenster gültiger Daten um bis zu 35 % bei gleicher Frequenz. Die Latenzzeit ist im Vergleich zu QDR-SRAMs um einen halben Takt länger, insgesamt können aber höhere Taktraten und Bandbreiten gefahren werden.