In den Datenblättern von Xilinx taucht in bezug auf CPLDs der Begriff der Makrozelle auf... Das soll eine logische verküpfung von Or & AND - Gattern auf ein FlipFlop sein. Ich finde das könnte/sollte hier erwähnung finden. Leider bin ich in die Materie noch nicht ausreichend eingearbeitet um den Artikel zu erweitern.....
Meine Frage wäre: Was ist eigentlich jetzt eine Makrozelle genau und kann ich einzellne Makrozellen miteinander verknüpfen und muss mich das beim programmieren von CPLDs überhaupt interessieren und wie finde ich vorher herraus wie grß mein CPLD überhaupt sein muss und gehört das überhaupt hierher???????
PLD ist Überbegriff aller programierbaren Logikelementen
CPLD ist nicht einfach ein grösseres PLD. PLD ist nur der Überbegriff für sämtliche programierbare Logikelemente. CPLD's, SPLD's und auch FPGA's sind PLD's, egal wieviele verfügbare Gatter sie aufweisen.
Nicht jeder FPGA muss nach dem Start konfiguriert werden
"[...] Unterschied zu den FPGAs ausmacht. Ein weiterer Unterschied ist die Konfiguration, [...] bleibt nach der Konfiguration das Programm im CPLD und muss nicht bei jedem Start neu geladen werden."
Das Konfigurieren beim Start ist keine grundlegende Eigenschaft von FPGAs. Z.B. Actel fertigt auch FPGAs, die auf Flash basieren und somit auch nicht flüchtig sind. Dementsprechend sollte dies nicht als Unterscheidungskriterium zwischen FPGAs und CPLDs dienen (falls, wie oben besprochen, überhaupt ein realer Unterschied existiert).