Die ARM Cortex-A-Serie ist eine Familie von Prozessorkernen (cores) der Firma ARM Holdings Plc. Sie basieren auf der ARM-Architektur und sind mit dem Befehlssatz ARMv7 bzw. ARMv8 ausgestattet. Die Nummerierung der Cores entspricht nicht der Reihenfolge der Einführung.
ARM Cortex-A8
Im Vergleich mit seinem Vorgänger ARM11 handelt es sich bei dem Cortex-A8 um ein 32-bit superskalares Single-Core-Dual-Issue-Design, das rund die doppelte Anzahl Instruktionen pro Taktzyklus ausführen kann. Er kommt auf eine Rechenleistung von 2,0 DMIPS/MHz und besitzt jeweils 32 kB L1-Cache für Befehle und Daten sowie einen 512 kB großen L2-Cache. Die Taktfrequenzen in einem 65-nm-Prozess von TSMC bewegen sich zwischen 600 MHz und mehr als 1 GHz. Die Pipeline-Länge beträgt 13 Stufen.[1]
Der Cortex-A8 war der erste Core aus der Cortex-Familie, der in zahlreichen Geräten der Unterhaltungselektronik implementiert wurde.
Eigenschaften
- NEON SIMD-Erweiterungen
- VFPv3-Gleitkommaeinheit
- Thumb-2-Befehlssatz
- Jazelle RCT
- dynamische Sprungvorhersage mit mehr als 95 % Trefferquote
Chips
Die System-on-Chips (SoC) mit implementiertem Cortex-A8-Core umfassen u. a.:
- Allwinner A10/A13/A10s
- Apple A4
- Freescale Semiconductor i.MX51
- Rockchip RK2918, RK2906
- Samsung Exynos 3110
- Texas Instruments OMAP3
- Texas Instruments Sitara
- Conexant CX92755
ARM Cortex-A9
Der ARM Cortex-A9 MPCore ist ein 32-bit-Multicore-Prozessor mit bis zu 4 Cache-kohärenten Cortex-A9-Cores, welche jeweils den ARMv7-Befehlssatz implementieren. Es handelt sich um ein superskalares Dual-Issue-Out-of-Order-Design. Er kommt auf eine Rechenleistung von 2,5 DMIPS/MHz und besitzt jeweils 32 KB L1-Cache für Befehle und Daten sowie einen 128 KB bis 8 MB großen L2-Cache. Die Taktfrequenzen in einem 45-nm-Prozess von TSMC bewegen sich zwischen 800 MHz und 2 GHz. Die Pipeline-Länge beträgt 8 Stufen[1].
Eigenschaften
- NEON SIMD-Erweiterungen (optional)[2]
- VFPv3-Gleitkommaeinheit
- Thumb-2-Befehlssatz
- TrustZone-Sicherheitserweiterungen
- Unterstützung von Jazelle DBX für die Ausführung von Java-Code
- Jazelle RCT.
Chips
Die System-on-Chips (SoC) mit implementierten Cortex-A9-Cores umfassen u.a.:
- Altera SoC FPGA
- AMLogic AML8726-M
- Apple A5, A5X
- Broadcom BCM11311 (Persona ICE)
- Calxeda EnergyCore ECX-1000
- Entropic EN7588
- Freescale Semiconductor i.MX6
- HiSilicon K3V2 -Hi3620
- MediaTek MT6575 (Single-Core), MT6577 (Dual-Core)
- Nufront NuSmart 2816, 2816M, 115
- Nvidia Tegra 2, Tegra 3 und Tegra 4i
- Trident Microsystems 847x/8x/9x
- Renesas EMMA Mobile/EV2
- Samsung Exynos 4210, 4212, 4412
- Sony PlayStation Vita
- Rockchip RK3066, RK292x, RK3188, RK31xx
- STMicroelectronics SPEAr1310, SPEAr1340
- ST-Ericsson Nova A9500, NovaThor U8500, NovaThor U9500
- Texas Instruments OMAP4
- WonderMedia WM8850, WM8950 und WM8980
- Xilinx Zynq Extensible Processing Platform
- ZiiLABS ZMS-20
ARM Cortex-A5
Der ARM Cortex-A5 MPCore ist ein 32-bit-Multicore-Prozessor mit bis zu 4 Cache-kohärenten Cortex-A5-Cores, welche jeweils den ARMv7-Befehlssatz implementieren. Es handelt sich um ein Single-Issue-In-Order-Design. Er kommt auf eine Rechenleistung von 1,57 DMIPS/MHz und besitzt jeweils 4-64 KB L1-Cache für Befehle und Daten sowie optional einen 16 KB bis 1 MB großen L2-Cache. Die Taktfrequenzen in einem 40-nm-Prozess von TSMC erreichen bis zu 1 GHz. Die Pipeline-Länge beträgt 8 Stufen[1]. Der Cortex-A5 wurde als energieeffizienterer Nachfolger der ARM9- und ARM11-Cores für Einsteiger- und Mittelklasse-Mobilegräte vorgestellt. Im Vergleich zu diesen älteren Cores bietet der Cortex-A5 den Vorteil des moderneren Befehlssatzes ARMv7 gegenüber ARMv4/v5 (ARM9) bzw. ARMv6 (ARM11) sowie VFPv3 und NEON-SIMD-Erweiterungen.
Eigenschaften
- NEON-SIMD-Erweiterungen
- VFPv3-Gleitkommaeinheit
- Thumb-2-Befehlssatz
- Unterstützung von Jazelle DBX für die Ausführung von Java-Code
- Jazelle RCT
Chips
Die System-on-Chips (SoC) mit implementierten Cortex-A5-Cores umfassen u.a.:
- Atmel SAMA5D3
- Freescale Vybrid Series
- Qualcomm Snapdragon S4 Play
- Spreadtrum SC8810
- Actions Semiconductor ATM7029
- AMD Fusion APUs (Cortex-A5 als Sicherheits-Koprozessor)
ARM Cortex-A15
Der ARM Cortex-A15 MPCore ist ein 32-bit-Multicore-Prozessor mit bis zu 4 Cache-kohärenten Cortex-A15-Cores, welche jeweils den ARMv7-Befehlssatz implementieren. Es handelt sich um ein 3-Wege-superskalares Out-of-Order-Design. Er kommt auf eine Rechenleistung von 3,4 DMIPS/MHz und besitzt jeweils 32 KB L1-Cache für Befehle und Daten sowie einen 128 KB bis 2 MB großen L2-Cache. Die Taktfrequenzen in einem 28-nm-Prozess von TSMC erreichen bis zu 2,5 GHz. Die Pipeline-Länge beträgt 15 Stufen[3]. Beim Big.LITTLE-Prozessing wird ein Cluster bestehend aus Cortex-A15-Cores aus Energiespargründen mit einem Cluster von 1-4 Cortex-A7 zusammen auf einem Chip implementiert, die jeweils abwechselnd je nach Anforderungen der Software an die Rechenleistung diese abarbeiten.[4]
Eigenschaften
- 40-bit großer physikalischer Adressraum für bis zu 1 TB RAM, pro Prozess ist jeweils ein 32-bit-Adressraum ansprechbar
- 4 Cores pro Cluster, bis zu 2 Cluster pro Chip mit CoreLink 400 (eine AMBA-4-kohärente Schaltmatrix)
- DSP- und NEON-SIMD-Erweiterungen
- VFPv4-Gleitkommaeinheit
- Unterstützung von Hardware-Virtualisierung
- Thumb-2-Befehlssatz
- TrustZone-Sicherheitserweiterungen
- Unterstützung von Jazelle DBX für die Ausführung von Java-Code
- Jazelle RCT
Chips
Die System-on-Chips (SoC) mit implementierten Cortex-A15-Cores umfassen u.a.:
ARM Cortex-A7
Der ARM Cortex-A7 MPCore ist ein 32-bit-Multicore-Prozessor mit bis zu 4 Cache-kohärenten Cortex-A7-Cores, welche jeweils den ARMv7-Befehlssatz implementieren. Es handelt sich um ein teilweises Dual-Issue-In-Order-Design. Er kommt auf eine Rechenleistung von 1,9 DMIPS/MHz und besitzt jeweils 8-64 KB L1-Cache für Befehle und Daten sowie optional einen 256 KB bis 1 MB großen L2-Cache. Die Taktfrequenzen in einem 28-nm-Prozess von TSMC erreichen bis zu 1 GHz. Die Pipeline-Länge beträgt 8 Stufen[4]. Der Cortex-A7 tritt sowohl alleine als energieeffizienterer Nachfolger des Cortex-A8 als auch beim Big.LITTLE-Prozessing in Erscheinung. Hier wird ein Cluster bestehend aus 1-4 Cortex-A7-Cores aus Gründen einer höheren Rechenleistung mit einem Cluster von 1-4 Cortex-A15 zusammen auf einem Chip implementiert, die jeweils abwechselnd je nach Anforderungen der Software an die Rechenleistung diese abarbeiten.[4]
Eigenschaften
- 40-bit großer physikalischer Adressraum für bis zu 1 TB RAM, pro Prozess ist jeweils ein 32-bit-Adressraum ansprechbar
- 4 Cores pro Cluster, bis zu 2 Cluster pro Chip mit CoreLink 400 (eine AMBA-4-kohärente Schaltmatrix)
- DSP- und NEON-SIMD-Erweiterungen
- VFPv4-Gleitkommaeinheit
- Unterstützung von Hardware-Virtualisierung
- Thumb-2-Befehlssatz
- TrustZone-Sicherheitserweiterungen
- Unterstützung von Jazelle DBX für die Ausführung von Java-Code
- Jazelle RCT
Chips
Die System-on-Chips (SoC) mit implementierten Cortex-A7-Cores umfassen u.a.:
- Allwinner A20, A31, A31s
- HiSilicon K3V3
- Marvell PXA1088
- Mediatek MT6589
- Qualcomm Snapdragon S4 Play MSM8226 und MSM8626
ARM Cortex-A53
Der ARM Cortex-A53 MPCore ist ein 64-bit-Multicore-Prozessor mit bis zu 4 Cache-kohärenten Cortex-A53-Cores, welche jeweils den ARMv8-Befehlssatz implementieren. Es handelt sich um ein teilweises Dual-Issue-In-Order-Design. Er kommt auf eine Rechenleistung von 2,3 DMIPS/MHz und besitzt jeweils 8-64 KB L1-Cache für Befehle und Daten sowie optional einen 128 KB bis 2 MB großen L2-Cache. Die Taktfrequenzen sind noch unbekannt, allerdings ist er für ein Design in einem 20-nm-Prozess ausgelegt. Die Pipeline-Länge beträgt 8 Stufen[5]. Der Cortex-A53 tritt sowohl alleine als auch beim Big.LITTLE-Prozessing in Erscheinung. Hier wird ein Cluster bestehend aus 1-4 Cortex-A53-Cores aus Gründen einer höheren Rechenleistung mit einem Cluster von 1-4 Cortex-A57 zusammen auf einem Chip implementiert, die jeweils abwechselnd je nach Anforderungen der Software an die Rechenleistung diese abarbeiten.[4]
Eigenschaften
- Betriebsmodi AArch64 (64-bit) und AArch32 (32-bit und ARMv7-Rückwärtskompatbilität)
- 40-bit großer physikalischer Adressraum für bis zu 1 TB RAM, pro Prozess ist jeweils ein 32-bit-Adressraum ansprechbar
- erweiterte NEON-SIMD-Erweiterungen
- VFPv4-Gleitkommaeinheit
- Hardware-Verschlüsselungen (AES, SHA-1, SHA2-256)
- Unterstützung von Hardware-Virtualisierung
- TrustZone-Sicherheitserweiterungen
- Thumb-2-Befehlssatz
- Unterstützung von Jazelle DBX für die Ausführung von Java-Code
- Jazelle RCT
Chips
Es gibt derzeit noch keine System-on-Chips (SoC) mit implementierten Cortex-A53-Cores. Er wurde jedoch bereits von den Firmen AMD, Broadcom, Calxeda, HiSilicon, Qualcomm, Samsung und STMicroelectronics lizenziert[5].
ARM Cortex-A57
Der ARM Cortex-A57 MPCore ist ein 64-bit-Multicore-Prozessor mit bis zu 4 Cache-kohärenten Cortex-A57-Cores, welche jeweils den ARMv8-Befehlssatz implementieren. Es handelt sich um ein 3-Wege-superskalares Out-of-Order-Design. Er kommt auf eine Rechenleistung von 4,1 DMIPS/MHz und besitzt jeweils 48/32 KB L1-Cache für Befehle bzw. Daten sowie einen 512 KB bis 2 MB großen L2-Cache. Die Taktfrequenzen in einem 20-nm-Prozess von TSMC werden 2,5 GHz erreichen. Die Pipeline-Länge beträgt 15 Stufen[5]. Beim Big.LITTLE-Prozessing wird ein Cluster bestehend aus Cortex-A57-Cores aus Energiespargründen mit einem Cluster von 1-4 Cortex-A53 zusammen auf einem Chip implementiert, die jeweils abwechselnd je nach Anforderungen der Software an die Rechenleistung diese abarbeiten.[4]
Eigenschaften
- Betriebsmodi AArch64 (64-bit) und AArch32 (32-bit und ARMv7-Rückwärtskompatbilität)
- 44-bit großer physikalischer Adressraum
- erweiterte NEON-SIMD-Erweiterungen
- VFPv4-Gleitkommaeinheit
- Hardware-Verschlüsselungen (AES, SHA-1, SHA2-256)
- Unterstützung von Hardware-Virtualisierung
- TrustZone-Sicherheitserweiterungen
- Thumb-2-Befehlssatz
- Unterstützung von Jazelle DBX für die Ausführung von Java-Code
- Jazelle RCT
Chips
Es gibt derzeit noch keine System-on-Chips (SoC) mit implementierten Cortex-A57-Cores. Er wurde jedoch bereits von den Firmen AMD, Broadcom, Calxeda, HiSilicon, Qualcomm, Samsung und STMicroelectronics lizenziert[5].
ARM Cortex-A12
Der ARM Cortex-A12 MPCore ist ein 32-bit-Multicore-Prozessor mit bis zu 4 Cache-kohärenten Cortex-A12-Cores, welche jeweils den ARMv7-Befehlssatz implementieren. Es handelt sich um ein Dual-Issue-Out-of-Order-Design. Er kommt auf eine Rechenleistung von 3,0 DMIPS/MHz und besitzt einen 32-64 KB L1-Cache für Befehle, einen 32 KB großen L1-Cache für Daten sowie einen 256 KB bis 8 MB großen L2-Cache. Die Taktfrequenzen in einem 28-nm-Prozess von TSMC erreichen bis zu 2 GHz. Die Pipeline-Länge beträgt 10 Stufen [5]. Der Cortex-A12 soll die Nachfolge des Cortex-A9 antreten und wurde für eine Fertigung in einer Strukturgröße von 28 nm entwickelt. Die höhere Rechenleistung/MHz (3,0 statt 2,5 DMIPS/MHz) wurde u.a. durch ein komplexeres Out-of-Order-Designs, eine größere Sprunghistorien-Tabelle, mehr Ausführungseinheiten (7 statt 3) und einen voll integrierten L2-Cache erreicht[6]. Beim Big.LITTLE-Prozessing wird ein Cluster bestehend aus Cortex-A12-Cores aus Energiespargründen mit einem Cluster von 1-4 Cortex-A7 zusammen auf einem Chip implementiert, die jeweils abwechselnd je nach Anforderungen der Software an die Rechenleistung diese abarbeiten.[4]
Eigenschaften
- 40-bit großer physikalischer Adressraum für bis zu 1 TB RAM, pro Prozess ist jeweils ein 32-bit-Adressraum ansprechbar
- 4 Cores pro Cluster, bis zu 2 Cluster pro Chip mit CoreLink 400 (eine AMBA-4-kohärente Schaltmatrix)
- DSP- und NEON-SIMD-Erweiterungen
- VFPv4-Gleitkommaeinheit
- Unterstützung von Hardware-Virtualisierung
- Thumb-2-Befehlssatz
- TrustZone-Sicherheitserweiterungen
- Unterstützung von Jazelle DBX für die Ausführung von Java-Code
- Jazelle RCT
Chips
Es gibt derzeit noch keine System-on-Chips (SoC) mit implementierten Cortex-A12-Cores.
Vergleich verschiedener ARM Cortex-A -Chips
| AllWinner | AMLogic | Apple | Freescale | HiSilicon | MediaTek | Nvidia | Rockchip | Samsung | ST-Ericsson | Texas Instruments | |
|---|---|---|---|---|---|---|---|---|---|---|---|
| Cortex-A8 | A10 und A13 | A4 | i.MX5x | RK2918 | Exynos 3 | OMAP3 | |||||
| Cortex-A9 | AML7366-M und AML8726-(M, M3L, M6, MX) | A5 | i.MX6x | K3V2 | MT6575, MT6577 | Tegra 2, Tegra 3 und Tegra 4i | RK3066, RK3188, RK3168 | Exynos 4 | Nova U8500 | OMAP4 | |
| Cortex-A7 | A20 und A31 | MT6517, MT6572, MT6589, MT6592 | |||||||||
| Cortex-A12 | RK32XX | ||||||||||
| Cortex-A15 | i.MX7x | Tegra 4 | Exynos 5 Dual, Quad |
Nova A9600 | OMAP5 | ||||||
| big.LITTLE A7 + A12 |
|||||||||||
| big.LITTLE A7 + A15 |
K3V3 | MT8135 | Exynos 5 Octa |
Siehe auch
Weblinks
- Produktbeschreibung des ARM Cortex-A5 (englisch)
- Produktbeschreibung des ARM Cortex-A7 (englisch)
- Produktbeschreibung des ARM Cortex-A8 (englisch)
- Produktbeschreibung des ARM Cortex-A9 (englisch)
- Produktbeschreibung des ARM Cortex-A12 (englisch)
- Produktbeschreibung des ARM Cortex-A15 (englisch)
- Produktbeschreibung des ARM Cortex-A53 (englisch)
- Produktbeschreibung des ARM Cortex-A57 (englisch)
Einzelnachweise
- ↑ a b c Frank Riemenschneider: ARMs neue Mittelklasse. Artikel bei Elektroniknet.de vom 4. Juni 2010.
- ↑ Cortex-A9 Processor bei ARM.com, abgerufen am 20. August 2013.
- ↑ Frank Riemenschneider: Cortex-A15 zielt auf Kommunikations- und Server-Markt. Artikel bei Elektroniknet.de vom 10. März 2011.
- ↑ a b c d e f Frank Riemenschneider: ARM paart Cortex-A7 und Cortex-A15. Artikel bei Elektroniknet.de vom 13. Juni 2012.
- ↑ a b c d Frank Riemenschneider: ARM enthüllt neue 64-bit-Cores. Artikel bei Elektroniknet.de vom 30. Oktober 2012.
- ↑ Frank Riemenschneider: ARM Cortex-A12: Der Nachfolger für den Cortex-A9 steht bereit. Artikel bei Elektroniknet.de vom 13. August 2013.