Dynamic Random Access Memory
Auf dem Bild ist jeweils ein Transistor und ein Kondensator zu erkennen. Oben Planar- unten Trenchtechnik
DRAM steht für Dynamisches Random Access Memory und bezeichnet einen elektronischen Speicherbaustein, der hauptsächlich in Computern eingesetzt wird, jedoch auch in anderen elektronischen Geräten wie zum Beispiel Druckern zur Anwendung kommt. Er ist als integrierter Schaltkreis ausgeführt. Sein Inhalt ist flüchtig (volatil), das heißt die gespeicherte Information geht bei fehlender Betriebsspannung oder Wiederauffrischung verloren. Random Access Memory steht dabei für den wahlfreien Zugang auf den Speicherinhalt, im Gegensatz zum befehlsgesteuerten Zugriff bei anderen Speichermedien.
Aufbau
Ein DRAM besteht nicht wie im Artikel Halbleiterspeicher vereinfacht gezeigt aus einer einzigen zweidimensionalen Matrix. Stattdessen sind die Speicherzellen, die auf der Oberfläche eines Dies angeordnet und verdrahtet sind, in einer ausgeklügelten hierarchischen Struktur unterteilt. Diese Struktur ist nicht herstellerspezifisch, sondern wird vom Industriegremium JEDEC, welches sich um dem Aufbau kompletter Speichermodule kümmert, festgelegt. Dadurch wird sichergestellt, dass sich Chips unterschiedlicher Hersteller und verschiedener Größen nach dem immer gleichen Schema ansprechen lassen.
Module
Oftmals werden ganze Speichermodule mit den eigentlichen Speicherchips verwechselt. Die Unterscheidung spiegelt sich in der Größenkennzeichnung wieder: DIMMs misst man in Mega- oder Gigabyte, den einzelnen Modulchip auf dem DIMM dagegen in Giga- oder Megabit. Mittlerweile können die Hersteller immer mehr Speicherzellen auf die einzelnen Chips pressen, so dass 512-MBit-Bausteine problemlos verfügbar sind. Erst durch die Zusammenschaltung von einzelnen SDRAM-Chips entsteht ein Speicherbaustein, welcher dem Standard entspricht.
Aufbau einer Speicherzelle
Der Aufbau einer einzelnen DRAM-Speicherzelle ist sehr einfach, sie besteht nur aus einem Kondensator und einem Transistor. Heute verwendet man einen Feldeffekttransistor. Seine geringe Eigenkapazität bildet dabei den Kondensator. Die Information wird als elektrische Ladung im Kondensator gespeichert. Jede Speicherzelle speichert ein Bit. Der Transistor - auch Auswahltransistor genannt - dient als Schalter zum Lesen und Schreiben der Information. Jeweils mehrere tausend Speicherzellen sind in einer Matrixanordnung verschaltet: 'Wordlines' verbinden alle Steuerelektroden der Auswahltransistoren in einer Zeile, 'Bitlines' verbinden alle Source-Gebiete der Auswahltransistoren einer Spalte. Am Rande der Matrix sind die Bitlines mit Schreib/Lese-Verstärkern verbunden, während die Wordlines mit Adressdecodierschaltungen verbunden sind. Auf einem Speicher-Chip sind eine Vielzahl dieser Speichermatrizen zu einem zusammenhängenden Speicherbereich verschaltet.
Durch ihren sehr einfachen Aufbau brauchen die Speicherzellen nur sehr wenig Chipfläche. Die konstruktionsbedingte Größe einer Speicherzelle wird gern als das Vielfache der Quadratfläche F² der kleinsten fertigbaren Strukturlänge („minimum Featuresize“ oder abgekürzt F) angegeben: eine DRAM-Zelle benötigt heute 6 bis 10 F², während eine SRAM-Zelle mehr als 100 F² benötigt. Daher kann ein DRAM bei gegebener Chipgröße eine wesentlich größere Zahl von Bits speichern. Daraus resultieren weitaus niedrigere Herstellungskosten pro Bit als beim SRAM. Unter den heute üblichen elektronischen Speicherarten hat nur der NAND-Flash eine kleinere Speicherzelle mit ungefähr 4,5 F² (bzw. 2,2 F² pro Bit für Multilevel-Cells).
Diesem Vorteil des DRAM gegenüber dem SRAM steht der Nachteil gegenüber, dass sich die im Kondensator gespeicherte Ladung und damit die gespeicherte Information aufgrund von Leckströmen mit der Zeit verflüchtigt, wenn sie nicht periodisch wieder aufgefrischt wird. Dies ist normalerweise in Abständen von einigen Millisekunden erforderlich. Das Auffrischen des Speichers wird zeilenweise bewerkstelligt. Dazu wird jeweils eine Speicherzeile in einem Schritt in einen auf dem Chip befindlichen Zeilenpuffer übertragen und von dort verstärkt wieder zurück in die Speicherzeile geschrieben. Daher rührt die Bezeichnung „dynamisch“. Bei statischen Speichern wie dem SRAM kann man demgegenüber alle Signale anhalten, ohne dass Datenverlust eintritt. Das Auffrischen des DRAMs verbraucht außerdem auch im Ruhezustand eine gewisse Menge von Energie. Deshalb bevorzugt man in Anwendungen, bei denen es auf geringen Ruhestrom ankommt, das SRAM.
Die Hersteller von Speicher versuchen kontinuierlich, den Energiebedarf zu senken, um sogenannte Leckströme zu minimieren. Die Versorgungsspannung von DDR2-SDRAM liegt bei 1,8 Volt, während DDR-SDRAM noch mit 2,5 Volt versorgt wird. Bei dem im Jahre 2007 erwarteten DDR3-SDRAM soll die Spannung auf 1,5 Volt gesenkt werden.
Leitungen
Bei PCs üblichem DDR/DDR2-Speicher existieren 64 Datensignalleitungen (beziehungsweise 72 bei ECC). Die einzelnen SDRAM-Chips sind so verschaltet, dass sie die gesamte Breite des Datenpfades belegen. Jedes Modul nimmt einen bestimmten Anteil der Datenleitungen in Anspruch.
Die Adressleitungen eines DRAMs sind üblicherweise gemultiplext, d. h. es sind nur halb so viele physisch vorhanden wie insgesamt benötigt, und mit einem zusätzlichen Eingangspin wird die augenblickliche Funktion als RAS (Reihenadresse) oder CAS (Spaltenadresse) innerhalb der Speichermatrix festgelegt.
Zusätzliche Eingangsleitungen regeln die Auswahl des Speicherbausteins (Chip Select) und die Schreib- bzw. Leserichtung (R/W) der Daten.
Geschwindigkeit
Ebenso wie bei der Größe wird auch bei der Geschwindigkeit zwischen dem gesamten DIMM und den einzelnen Chips unterschieden. Ein einzelner Chip bezieht sich immer auf die maximale Taktfrequenz (zum Beispiel DDR2-1066, DDR-400, SDRAM 133).
Bei dem gesamten DIMM hingegen geht es um die Datentransferrate (zum Beispiel PC2-4200, PC3200). Für einen SDRAM-Chip mit DDR2-533, der also eine Takfrequenz von 533 MHz hat, kann die maximale Übertragungsrate beispielsweise folgendermaßen berechnet werden:
- 64 Leitungen je Speichermodul können pro Takt 64 Bits = 8 Bytes übertragen;
- 533,3 Millionen Taktzyklen/s (MHz) * 8 Bytes = 4,266 Milliarden Byte/s, also ungefähr 4,2 GB/s.
Der Datentransferleistungswert ist jedoch nur ein Idealwert und wird in der Praxis nie erreicht. Er ist jedoch zur Klassifizierung von Speicher gängig; im obigen Beispiel wäre es also PC2-4200 aus DDR2-533-Chips, die mit 266,667 „wirklichen MHz“ laufen (siehe Double Data Rate).
Ranks
Ein DIMM lässt sich mit einer unterschiedlichen Anzahl jeweils gleicher Module aufbauen. Das JEDEC-Gremium macht dabei ganz bestimmte Vorgaben zum Aufbau der DIMMs. Erlaubt ist es, Chips einzusetzen, welche entweder 4, 8 oder 16 Datenleitungen (s. o. Leitungen) in Anspruch nehmen. Des Weiteren ist immer eine bestimmte Gruppe von DRAM-Chips jeweils einem Rank zugeordnet. Es existieren Single- und Dual-Rank-DIMMs. Jeder DIMM trägt also ein oder zwei Ranks von Speicherchips, welche zusammen alle 64 Datenleitungen belegen.
Dual-Rank-Riegel belasten die Busleitung doppelt so stark. Ob beide Platinenseiten oder nur eine mit Modulen bestückt ist, sagt nichts über die Rank-Anzahl aus - nicht zu verwechseln mit Dual/Single Side RAM.
Bank
Schließlich besteht ein einzelner Chip in der Regel aus 2, 4 oder 8 Bänken, die in gewissen Grenzen unabhängig voneinander arbeiten. Durch den gleichzeitigen Betrieb mehrerer Bänke kann man hohe Latenzzeiten vermeiden, denn während eine Bank gerade Daten liefert, darf der Speichercontroller bereits Adressen für eine andere Bank senden.
Puffer
Werden aufgrund der Speicheranforderungen mehr Bausteine benötigt, als dies nach den Anforderungen der JEDEC Group pro Daten- oder Adressleitung zulässig ist, müssen sogenannte Puffertreiber eingesetzt werden. Diese entkoppeln den Daten- und Adressbus des Moduls vom externen Bus, so dass zum Beispiel statt erlaubter 4 Bausteine je Leitung 8 oder 16 eingesetzt werden können. Das Speichermodul selbst zählt dann nur noch als ein einzelner Eingang.
Nachteilig ist meist, dass diese Puffer selbst wieder Schaltzeiten besitzen, die sich zu den Zugriffszeiten der reinen RAM-Bausteine addieren.
Siehe auch
Funktionsweise der Adressierung
Der Grund für einen Schreib- oder Lesevorgang im Hauptspeicher ist normalerweise die CPU. Natürlich kann auch andere Computerperpherie (meist per DMA) auf den Speicher zugreifen, jedoch werden die meisten Operationen von der CPU veranlasst.
Findet die CPU bestimmte Daten nicht in ihrem Cache oder will Daten in den Speicher schreiben, wird der Speichercontroller damit beauftragt. Bei Intel-CPUs werden dazu Befehle über den Frontsidebus an den Speichercontroller, welcher in der Northbridge sitzt, abgeschickt. AMD-CPUs haben einen deutlich kürzeren Weg, da hier der Speichercontroller direkt in der CPU liegt. Der Speichercontroller liest immer komplette 64-Bit Reihen (s. o.).
Der Speichercontroller überträgt die Daten, bei einem Zugriff auf den RAM, in einer genau festgelegten Reihenfolge.
Erweiterte Adressierungsarten
Beim Adressieren der einzelnen Bits in einer Bank mit Hilfe der CAS- und RAS-Parameter (s. Halbleiterspeicher) wird ein weiterer Trick angewendet, um die Datentransferrate zu steigern, nämlich mit dem sogenannten Prefetching. Pro Adressierung werden die Daten von mehreren Spaltenadressen auf einen Schlag in einen Puffer geschrieben. Von diesem Puffer aus gelangen die Daten beim Single-Data-Rate(SDR)-SDRAM Wort für Wort an externe Anschlüsse des Chips. Bei Double-Data-Rate(DDR)-SDRAM werden gleich zwei Worte aus dem Puffer ausgelesen. Bei DDR2 gleich 4, und beim zukünftigen DDR3 sollen es 8 Worte sein.
Die Begrenzung auf diese Anzahl ist notwendig, da bei diesen Zugriffen das zyklische Auffrischen der Speicherzellen unterbrochen ist. Dennoch muss überwacht werden, dass bei diesen Zugriffen die Adressierung innerhalb des durch den physischen Aufbau des Speichers bedingter Grenzen bleibt. Die Speichersteuerung sendet deshalb die Signale „Page hit“ (gültige Adresse) oder „Page miss“ (ungültig) an den Prozessor.
Geschichte
Der erste kommerziell erhältliche DRAM-Chip war 1970 der von Intel vorgestellte Typ 1103. Er enthielt 1024 Speicherzellen (1KBit). Das Prinzip der DRAM-Speicherzelle wurde 1966 von Robert H. Dennard am Thomas J. Watson Research Center von IBM entwickelt.
Seither wurde die Kapazität eines DRAM-Chips um den Faktor 1 Million gesteigert und die Zugriffszeit auf ein Zehntel verkürzt. Heute (2006) besitzen DRAM-Chips Kapazitäten von bis zu 2 GByte und Zugriffszeiten von 10 ns. Die Produktion von DRAM-Speicherchips gehört zu den umsatzstärksten Segmenten der Halbleiterindustrie. Mit den Produkten wird spekuliert; es existiert ein Spotmarkt.
Anfangs wurden DRAM-Speicher aus einzelnen Speicherbausteinen (Chips) in DIL-Bauform aufgebaut. Für 16 KByte Arbeitsspeicher (zum Beispiel im Atari 600XL) wurden 8 Speicherbausteinen vom Typ 4116 gebraucht. Für 64 KByte wurden 8 Bausteine vom Typ 4164 (C64-I) oder 2 Bausteine vom Typ 41464 (C64-II) gebraucht. IBM Personal-Computer wurden anfangs mit 64 KByte als minimale Speicherausstattung verkauft. Hier wurden allerdings 9 Bausteine vom Typ 4164 gebraucht; der neunte Baustein speicherte die Paritätsbits.
Bevor die SIMM-Speichermodule auf den Markt kamen, gab es zum Beispiel 80386er-Mainboards, die mit 8 MB Arbeitsspeicher bestückt werden konnten, der aus einzelnen Chips ausgebaut war. Dafür mussten 72 einzelne Chips vom Typ 411000 (1MBit) in die Sockel gedrückt werden. Dies war eine langwierige und fehleranfällige Prozedur. Sollte dieses Mainboard mit nur 4 MB Arbeitsspeicher bestückt werden, wobei zeitweise die erheblich preiswerteren Chips vom Typ 41256 (256kBit) anstelle des Typs 411000 verwendet wurden, dann mussten sogar 144 einzelne Chips auf das Mainboard gesteckt werden: 9 Chips ergeben 256 KByte, 16 solcher Gruppen mit jeweils 9 Chips ergaben 4 MB. Dieses Mainboard ensprach allerdings nicht mehr dem AT-Formfaktor. Es war mehr als doppelt so groß wie ein Baby-AT-Mainboard und passte nur in ausgewählte BigTower-Gehäuse, die sechs oder noch mehr 5¼"-Laufwerkseinschübe halber Bauhöhe besaßen und heute nicht mehr üblich sind.
Anwendung
Arbeitsspeicher
Normalerweise wird das DRAM in Form von Speichermodulen als Arbeitsspeicher des Prozessors benutzt. DRAMs werden häufig nach der Art des Baustein-Interface eingeteilt. In den Hauptanwendungen haben sich in zeitlicher Reihenfolge die Interfacetypen 'Fast Page Mode DRAM' (FPM), 'Extended Data Output RAM' (EDO), 'Synchronous DRAM' (SDR), 'Double-Data-Rate-Synchronous DRAM' (DDR) entwickelt. Die Eigenschaften dieser DRAM-Typen sind durch das 'JEDEC'-Consortium genormt. Daneben existiert parallel zu SDR/DDR das 'Rambus-DRAM'-Interface, das hauptsächlich bei Speicher für Server eingesetzt wird.
Da nicht voraussehbar ist, dass alle Speicherzellen rechtzeitig aufgefrischt werden, wenn sich zum Beispiel der Prozessor in einer Befehlsschleife befindet, ist auf dem Speicherchip ein Zähler vorhanden. Dieser liefert eine fortlaufende Spaltenadresse. Jeweils während des CAS-Signals werden die Speicherzellen der entsprechenden Zeile aufgefrischt. Da es nicht nötig ist, die Speicherzellen mit einer Lese-Leitung zu verbinden, lassen sich alle Reihen der Spalte gleichzeitig aufrischen.
Spezialanwendungen
Spezieller RAM als Bild- und Texturspeicher für Grafikkarten eingesetzt, zum Beispiel GDDR3 (Graphics Double Data Rate SDRAM).
Durch die Beschränkung auf ein Spezialgebiet kann die Wiederauffrischung der Speicherzellen optimiert werden, so kann man dies zum Beispiel bei einem Bildspeicher in die Zeit des Zeilenrücklaufs legen. Auch ist es u. U. tolerierbar, wenn ein einzelnes Pixel zeitweise die falsche Farbe zeigt, man ist so nicht darauf angewiesen, auf die schlechteste Speicherzelle des Chips Rücksicht zu nehmen. Daher lassen sich - trotz gleicher Herstellungstechnologien - bedeutend schnellere DRAMs fertigen.
Für spezielle Anwendungen wurden weitere Typen entwickelt: das Graphics-DRAM (auch Synchronous Graphics RAM - SGRAM) ist zum Beispiel durch höhere Datenbreiten für den Einsatz auf Grafikkarten optimiert, wobei jedoch auf die prinzipielle Funktionsweise zum Beispiel eines DDR-DRAMs zurückgegriffen wird. Die Vorläufer des Graphics-RAM waren das Video RAM (VRAM) - ein auf Grafikanwendungen optimiertes Fast Page Mode RAM mit zwei Ports statt einem - und danach das Window RAM (WRAM), das EDO-Features und einen dedizierten Display-Port aufzuweisen hatte.
Für die Anwendung in Netzwerkkomponenten optimierte DRAM-Typen haben von verschiedenen Herstellern die Namen 'Network-RAM', 'Fast-Cycle-RAM' und 'Reduced Latency RAM' erhalten. In mobilen Applikationen, wie Mobiltelefonen oder PDAs, ist ein geringer Energieverbrauch wichtig - hierfür werden 'mobile DRAMs' entwickelt, bei denen durch besondere Schaltungstechnik und Herstellungstechnologie die Stromaufnahme abgesenkt wird. Eine Zwitterrolle nimmt das 'Pseudo-SRAM' (bei anderen Herstellern auch 'cellular RAM' oder '1T-SRAM' = '1-Tranistor-SRAM') ein: der Speicher selbst ist ein DRAM, das sich nach außen wie ein SRAM verhält. Das wird erreicht, indem eine logische Schaltung den SRAM-typischen Zugriffsmechanismus auf die DRAM-Steuerung umsetzt und die bei dynamischen Speichern grundsätzlich notwendige regelmäßige Auffrischung der Speicherinhalte ('refresh') durch im Baustein enthaltene Schaltungen vorgenommen wird.
Parameter eines Speichers
Diese beziehen sich auf das fertige Modul und sind deshalb unter Speichermodul erläutert.
Produktgenerationen von DRAMs
(Dieser Absatz befasst sich mit den Chips. Für die auf Hauptplatinen eingesetzten Speichermodule siehe dort.)
| Art | Jahr der Einführung | |
| FPM DRAM / Fast Page Mode DRAM | 1987 | |
| EDO RAM / Extended Data Output RAM | 1995 | |
| SDRAM / Synchronous Dynamic Random Access Memory | 1997 | |
| RDRAM / Rambus Dynamic Random Access Memory | 1999 | |
| DDR-SDRAM / Double Data Rate Synchronous Dynamic Random Access Memory | 2000 | |
| DDR-2-SDRAM | 2004 |
Vergleichstabelle
DDR-SDRAM
| FSB | Busbreite | Bezeichnung | Datenrate | Rechnung | |
| 133 MHz | 64 Bit | PC2100 | 2,1 GB/s | (133.000.000 Hz x 64 Bit x 2)/8 (Ergebnis in Byte/s) | |
| 166 MHz | 64 Bit | PC2700 | 2,7 GB/s | ||
| 200 MHz | 64 Bit | PC3200 | 3,2 GB/s |
Wenn das Speicherinterface nun Dualchannel ist, kann es die doppelte Datenrate erreichen. AMDs Prozessor Athlon64-FX zum Beispiel besitzt ein Dualchannel-Memory-Interface, der Athlon64 im Sockel 754 verfügt dagegen über ein Singlechannel-Memory-Interface.
Dual-DDR-SDRAM
| FSB | Busbreite | Bezeichnung | Datenrate | Rechnung | |
| 133 MHz | 2×64 Bit | PC2100 | 4,2 GB/s | (133.000.000 Hz × 64 Bit × 2 × 2)/8 (Ergebnis in Byte/s) | |
| 166 MHz | 2×64 Bit | PC2700 | 5,4 GB/s | ||
| 200 MHz | 2×64 Bit | PC3200 | 6,4 GB/s |
DDR2-SDRAM
| FSB | Busbreite | Bezeichnung | Datenrate | Rechnung | |
| 100 MHz | 64 Bit | PC2-3200 | 3,2 GB/s | ||
| 133 MHz | 64 Bit | PC2-4200 | 4,2 GB/s | ||
| 166 MHz | 64 Bit | PC2-5300 | 5,3 GB/s | ||
| 200 MHz | 64 Bit | PC2-6400 | 6,4 GB/s |
RDRAM
| FSB | Busbreite | Bezeichnung | Datenrate | |
| 400 MHz | 16 Bit | PC800 | 1,6 GB/s | |
| 533 MHz | 16 Bit | PC1066 | 2,1 GB/s | |
| 600 MHz | 16 Bit | PC1200 | 2,4 GB/s | |
| 800 MHz | 16 Bit | PC1600 | 3,2 GB/s | |
| 1066 MHz | 16 Bit | PC2100 | 4,3 GB/s |
Dual-RDRAM
| FSB | Busbreite | Bezeichnung | Datenrate | |
| 400 MHz | 2×16 Bit | PC800 | 3,2 GB/s | |
| 533 MHz | 2×16 Bit | PC1066 | 4,2 GB/s | |
| 600 MHz | 2×16 Bit | PC1200 | 5.0 GB/s | |
| 800 MHz | 2×16 Bit | PC1600 | 6,4 GB/s | |
| 1066 MHz | 2×16 Bit | PC2100 | 8,6 GB/s |
Die Angabe der Datenrate dient nur der Klassifizierung und entspricht daher nicht der Nutzdatenrate.
Bauarten
Es gibt eine Vielzahl von DRAM-Bauarten, die sich historisch entwickelt haben:
Derzeit sind eine Reihe von nichtflüchtigen RAM-Technologien (NVRAM) in der Entwicklung, wie:
Die Speicherkapazität wird in Bit und Byte angegeben.
Als Arbeitsspeicher verwendetes RAM wird häufig in Form von Speichermodulen eingesetzt:
Siehe auch
Produktübersicht und Umsatzzahlen
- siehe Tabelle