Версія від 13:42, 24 квітня 2007, створена 194.44.95.236(обговорення)(Нова сторінка: RISC (Reduced Instruktion Set Computer) - процесори з скороченим набором команд або "регістрово-насичений проц...)
RISC (Reduced Instruktion Set Computer) - процесори з скороченим набором команд або "регістрово-насичений процесори, орієнтований на операції типу load/store". Область їх застосування дуже широка - від мікроконтролерів до суперкомп'ютерів. Основними рисами RISC-архітектури є: однакова довжина команд, однаковий формат команд - код команди регістр-приймач два регістри-джерела, команди виконують лише прості дії, конвеєри, виконання команди не довше, ніж за один такт, проста адресація.
Обмежений набір команд і прості методи адресації дозволяють скоротити кількість необхідного процесора, спростити структуру процесорів і підвищити робочу тактову частоту, що компенсує збільшення довжини їх програм. Архітектурно RISC процесори містять дуже велику кількість регістрів від декількох сотень до 1000, ці процесори орієнтовані на операції типу "регістр-пам'ять" або "пам'ять-пам'ять": всі операнди, необхідні для виконання тієї або іншої команди, повинні бути обов'язково розміщені в робочих регістрах процесора. Недоліком RISC архітектури є незручність програмування на низькому рівні і складність управління розподілом великою кількістю регістрів для розробників компіляторів.
