Diskussion:Field-programmable gate array

Icke-flyktigt funktionsminne från Xilinx/Lattice

Finns det någon referens till påstående i början av artikeln, att FPGA-kretsar från Xilinx/Lattice är utrustade med icke-flyktigt datorminne för funktionsbeskrivning, där informationen lagras även efter förlust av elektrisk spänning? Jag betvivlar påståendet, och undrar om författaren haft CPLDer i tankarna. Möjligen kan det finnas enstaka modeller av FPGAer med sådan funktion. Altera har FPGA-liknande krets med inbyggt funktionsminne (MAX II), men de klassificerar den som en CPLD.

Det är fel. Dom flesta kretsar använder flyktigt minne. Men det finns FPGA kretsar med Flashminne (icke-flyktigt) Spartan-3AN-ds557.pdf "The FPGA’s configuration data is stored on-chip in nonvolatile Flash memory, or externally in a PROM".

Dom flesta FPGA:er använder statiskt minne (ram) för lagring av konfigureringen som bestämmer kopplingen av grindar. CPLD brukar fungera mer likt EEPROM. Det finns dock en del nyare FPGA:er från Xilinx som har inbyggt EEPROM för att slippa extern lösning. I vilket fall som helst så är följande citat från Xilinx:s Spartan-3 serie ds099.pdf "Configurable Logic Blocks (CLBs) contain RAM-based Look-Up Tables (LUTs) to implement logic and storage elements that can be used as flip-flops or latches. CLBs can be programmed to perform a wide variety of logical functions as well as to store data." Schh 12 juni 2010 kl. 03.22 (CEST)