Intel Core Microarchitecture

Con il nome Intel Core Microarchitecture viene identificata l'architettura di ottava generazione sviluppata per i processori Intel come sostituta della vecchia NetBurst che era alla base dei Pentium 4 e Pentium D.

L'architettura "Core" è arrivata sul mercato a metà 2006 attraverso i processori Core 2 Duo e Core 2 Extreme conosciuti con il nome in codice di Conroe e Merom (oltre che nella variante per gli Xeon conosciuta come Woodcrest).

Cardini dell'architettura "Core"

L'architettura "Core" affonda le proprie radici nella filosofia alla base del progetto Banias, il primo Pentium M delle piattaforme Centrino, che è stato il primo progetto in cui Intel si è preoccupata di ottimizzare il consumo energetico pur mantenendo un elevato livello di prestazioni.

La prima versione della piattaforma "Core" è basata su processori dual core costruiti a 65 nm. Successivamente, a fine 2007 arriveranno i primi processori a 45 nm, Penryn, Wolfdale e Yorkfield che continueranno ad essere basati sull'architettura "Core", sebbene in una versione rivista e migliorata, chiamata da Intel come "Enhanced Intel Core Microarchitecture".

La nuova architettura "Core" vede l'introduzione di 6 grandi innovazioni rispetto al passato, descritte brevemente di seguito; per alcune di queste non si tratta in realtà di un vero e proprio "debutto", in quanto sono state testate anticipatamente nel progetto Core Duo Yonah, predecessore di Merom nello sviluppo della piattaforma Centrino Duo. Attraverso l'architettura "Core" però esse sono state ulteriormente rifinite così da poter trovare la propria collocazione definitiva in un progetto di ampie dimensioni.

Wide Dynamic Execution

Attraverso questa tecnologia è possibile eseguire più istruzioni per ciclo di clock rispetto a quanto era possibile nei processori basati sulle architetture precedenti. Ogni core può ora completare 4 istruzioni contemporaneamente, contro le 3 consentite da NetBurst. La lunghezza della pipeline si è accorciata molto rispetto a quella impiegata precedentemente; il primo processore Netburst, ovvero il Pentium 4 Willamette, aveva una pipeline a 20 stadi che erano poi saliti a ben 31, nell'ultima evoluzione del Pentium 4, il core Prescott. L'architettura "Core" invece riprende la pipeline sviluppata già per il processore Yonah ed è a 14 stadi. È necessario sottolineare come una pipeline più corta sia meno vulnerabile ai salti nella successione di istruzioni e nella lettura di dati dalla memoria RAM, anche se rende più difficile raggiungere frequenze di clock elevate: si tratta "solo" di trovare il giusto bilanciamento.

All'interno di questa tecnologia ne trova posto anche un'altra chiamata "Macro-Fusion" che consente, secondo Intel, di unire tra loro alcune istruzioni per ottenre un'elaborazione più veloce. In pratica se su 10 istruzioni processate, 2 possono essere fuse tra loro, il processore eseguirà 8 istruzioni "semplici" e una aggregata attraverso proprio la tecnica "Macro-Fusion", ottenendo un aumento di prestazioni di circa il 10%.

Advanced Digital Media Boost

Le operazioni svolte dai set di istruzioni SIMD che Intel ha sviluppato nel corso degli anni e che sono stati implementati anche nell'architettura "Core", vale a dire MMX, SSE, SSE2 e SSE3, sono state ulteriormente velocizzate. Ora è possibile eseguire le istruzioni a 128 bit (in realtà vengono uniti 4 elementi vettoriali a 32 bit in un'unico blocco da 128 bit) SSE, SSE2 e SSE3 in un solo ciclo di clock, grazie alla presenza di ben 3 ALU (Arithmetical Logical Unit).

Advanced Smart Cache

Anche in questo caso si tratta di una tecnologia che Intel ha testato già con il processore Yonah; La cache L2 di un processore dual core viene finalmente condivisa da ciascun core. I vantaggi di tale tecnologia sono molteplici, infatti se da una parte viene minimizzato il traffico di dati sul BUS rispetto ad una soluzione dual core a 2 cache separate, dall'altra consente ad un core di utilizzare l'intera cache nel caso in cui l'altro core fosse al momento inattivo, cosa che può facilmente accadere con tutte quelle applicazioni che non sono in grado di sfruttare la presenza di più di un core in un sistema. Ora non può neanche più accadere che uno stesso dato sia duplicato nella cache L2, cosa che poteva accadere con i Pentium D dove le cache, essendo separate per ciascun core, potevano contenere dati replicati.

Smart Memory Access

La presenza di una cache L2 unificata di grandi dimensioni richiede una maggiore attenzione nel suo sfruttamento per non limitarne l'efficienza. Un processore dual core basato sulla nuova architettura integra 8 unità prefetcher: più precisamente, si tratta di 2 data e 1 istruction prefetcher per ciascun core e 2 prefetcher come parte della cache L2 condivisa. Lo scopo del prefetcher è quello di leggere i dati all'interno di un'unità ad alto livello usando un algoritmo invasivo. Questo è progettato per fornire dati che devono essere forniti velocemente, riducendo le latenze e incrementando l'efficienza. I prefetchers di memoria guardano constantemente i modelli d'accesso di memoria, provando a prevedere se c'è qualcosa che possa essere inserito nella cache L2, nel caso in cui questi dati possano essere richiesti successivamente.

Attraverso altri miglioramenti vari, si è potuto ottenere un generale abbassamento delle latenze di accesso alla memoria RAM. Accade spesso infatti, che il caricamento delle istruzioni debba attendere l'esecuzione di altre istruzioni. Il cosiddetto "Memory Disambiguation Predictor" dovrebbe limitare al massimo la possibilità di ambiguità della memoria in modo da sfruttare meglio la pipeline ed evitare svuotamenti a causa di dati non ancora disponibili. Si tratta di una innovazione che va a risolvere un vero tallone d'Achille della precedente architettura NetBurst.

Intelligent Power Capability

Anche per questa caratteristica Intel non ha rivelato dettagli molto esaurienti: in generale, il suo scopo è quello di ottimizzare ulteriormente il processo che regola la distribuzione del lavoro sui due core in modo da sfruttare tutta la potenza di calcolo a disposizione solo se questa viene effettivamente richiesta dal sistema.

Intel Extended Memory 64 Technology

In questo caso non si tratta di una vera e propria novità, infatti tale tecnologia, conosciuta come EM64T era già stata introdotta da Intel con i Pentium 4 Prescott. Per la prima volta però, l'elaborazione di codice a 64 bit è possibile in tutti i settori di mercato, compreso quello mobile.

Innovazioni specifiche per il settore mobile

Di seguito vengono illustrate altre caratteristiche introdotte con la nuova architettura solo nelle versioni di processore destinate all'impiego in piattaforme mobile. Inizialmente quindi, esse sono presenti solo nel processore Merom, poi verranno integrate anche nel processore Penryn.

Intel Dynamic Power Coordination

Il suo compito è quello di cooordinare la tecnologia SpeedStep e le transizioni della modalità inattiva di power management (C-state) in modo indipendente per ogni core per risparmiare energia.

Intel Dynamic Bus Parking

Offre un risparmio energetico della piattaforma e una durata migliorata della batteria consentendo la disattivazione del chipset quando il processore opera in modalità a bassa frequenza.

Intel Deeper Sleep avanzata con Dynamic Cache Sizing

Consente di risparmiare energia spostando i dati della cache nella memoria di sistema durante i periodi di inattività per ridurre il voltaggio della CPU.

Enhanced Core Microarchitecture ovvero... le migliorie introdotte con Penryn

Con l'arrivo della produzione di chip a 45 nm della famiglia Penryn, verranno introdotte alcune migliore all'architettura "Core" che, per l'occasione, è stata identificata da Intel come "Enhanced Core Microarchitecture". Tra queste si possono evidenziare le seguenti:

Nuovo Divider Radix-16: dovrebbe velocizzare applicazioni di calcolo scientifico in cui sono particolarmente frequenti elaborazione legate alle divisioni. Rispetto all'architettura originale è possibile processare 4 bytes per ciclo di clock contro 2; dovrebbe essere migliorata anche la latenza di alcune operazioni in virgola mobile.
Operazioni di virtualizzazione migliorate: la tecnologia di virtualizzazione Vanderpool subirà un'ottimizzazione in modo da velocizzare le modalità attraverso le quali il processore passa da una macchina virtuale all'altra, con incrementi prestazionali che dovrebbero variare dal 25% al 75% a seconda del tipo di applicazioni.
Nuove istruzioni SSE4: inialmente previste già per la prima generazione di processori basati su architettura "Core", il set di istruzioni SSE4 è stato successivamente rimandato ai processori a 45 nm. Si tratta di istruzioni che consentono di migliorare notevolmente le prestazioni in ambito multimediale soprattutto nella codifica/decodifica di flussi video ad alta definizione.
Aumento della cache L2 del 50%: in tutti i prodotti della nuova generazione la cache L2 aumenterà del 50%, diventando di 6 MB nei dual core e 12 MB nei quad core.
BUS fino a 1333 MHz: sebbene introdotto anche nelle ultime evoluzioni dei core a 65 nm, sarà nei prodotti a 45 nm che il nuovo BUS a 1333 MHz troverà la sua collocazione definitiva consentendo, soprattutto nei quad core, di ridurre il collo di bottiglia nello scambio di informazioni tra i vari core e la RAM.

In più nelle versioni destinate all'impiego in ambito mobile:

Nuova tecnologia "Deep Power Down" che, affiancandosi alla SpeedStep, dovrebbe portare il processore nella più ridotta condizione di consumo qualora il carico di lavoro richiesto fosse prossimo allo zero.

Differenza di prestazioni rispetto a NetBurst

Settore desktop

Il settore in cui Intel soffriva di più il confronto con la rivale AMD in termini di efficienza, era quello desktop e proprio in questo settore si ha avuto la maggior rivoluzione con l'adozione della nuova architettura. I nuovi processori Core 2 Duo Conroe hanno dimostrato un salto prestazionale di ben il 40% rispetto alla CPU Pentium D 950 (ovvero la più veloce CPU NetBurst, basata su core Presler) riducendo contemporaneamente il consumo massimo di un altrettanto 40%.

Settore Mobile

In ambito mobile, la differenza del nuovo processore Core 2 Duo Merom rispetto al predecessore core Duo Yonah sono meno marcate, dato che quest'ultimo anticipava già alcune caratteristiche poi implementate nella nuova architettura, ma comunque si è riscontrato un aumento di prestazioni di circa il 20% rispetto ad un Core Duo T2600, a parità di consumo energetico.

Settore Server

In ambito server, Intel ha mantenuto in vita il marchio Xeon pur cambiando architettura. I nuovi Xeon basati su core Woodcrest, sono stati in grado, in particolari ambiti, di aumentare le prestazioni anche dell'80% rispetto ad un modello Xeon 2,8 GHz con core Paxville, riducendo contemporaneamente il consumo massimo di circa il 35%.

Considerazioni sull'abbinamento "Processo produttivo/Architettura" di Intel

Intel con la presentazione dell'architettura "Core" ha dichiarato l'intenzione di presentare una nuova architettura ogni 2 anni. Ma per aumentare le prestazioni mantenendo sotto controllo anche il consumo energetico di una CPU, è necessario non solo ottimizzare l'architettura ma anche produrre i nuovi processori con processi costruttivi sempre più raffinati.

Già a partire dagli inizi del 2006, Intel ha iniziato a seguire una "linea" che appare molto ragionevole per limitare gli imprevisti delle innovazioni tecnologiche necessarie al rinnovamento generazionale dei propri processori, e che è stata recentemente soprannominata dallo stesso produttore, "Tick-Tock": prima viene introdotta una nuova tecnologia produttiva (la fase "Tick") sulla base di un'architettura già collaudata, e in seguito questa viene adottata su una nuova architettura (la fase "Tock") quando la produzione con un determinato processo è ormai avviata con ottimi risultati e rese elevate. I primi esponenti di questa nuova filosofia di progetto, sono stati i processori Pentium D Presler (che avevano praticamente la stessa architettura dei precedenti Smithfield) con cui è stato introdotto il processo produttivo a 65 nm (quindi fanno parte della fase "Tick"). Dopo aver collaudato la nuova tecnologia costruttiva con queste CPU, Intel è passata alla nuova architettura "Core" dei Core 2 Duo, prodotta sempre a 65 nm (appartenente alla fase "Tock").

In maniera analoga, nel terzo trimestre 2007, Intel presenterà il processore Penryn che è in sostanza un die-shrink del Core 2 Duo, a 45 nm (fase "Tick"). Nel 2008, quando anche questo processo produttivo sarà a punto, arriverà la nuova architettura Nehalem (fase "Tock"). La sua evoluzione Nehalem-C (recentemente rinominata Westmere) sarà costruita a 32 nm, in modo da collaudare anche questa tecnologia in vista dell'architettura successiva Sandy Bridge.

Questa metodologia di sviluppo, nelle intenzioni di Intel, minimizzerà i rischi propri dell'adozione di una nuova tecnologia produttiva con un'architettura a sua volta completamente nuova, consentendo ai progettisti di concentrarsi, ad anni alterni, a risolvere solo una delle due tipologie di problematiche.

Processori presenti e futuri basati su architettura "Core"

Di seguito sono elencati i nomi in codice dei processori sviluppati da Intel partendo dall'architettura "Core". Viene fornita anche una brevissima descrizione tecnica e l'anno di introduzione sul mercato. Per i processori per i quali si conosce il nome commerciale, viene fornito anche quello:

Nome Commerciale	Nome in Codice	Pr. Produttivo	N°Core	Cache	Settore	Anno
Core 2 Duo/Core 2 Extreme	Conroe	65 nm	2	L1=2x64KB L2=4MB	Desktop	2006
Core 2 Duo/Core 2 Extreme	Merom				Mobile
Xeon DP	Woodcrest				Server
Core 2 Extreme/Core 2 Quad	Kentsfield		4	L1=2x64KB L2=2x4MB	Desktop
Xeon DP	Clovertown			L1=2x64KB L2=2x4MB	Server
Xeon DP	Harpertown	45 nm		L1=2x64KB L2=2x6MB	Server	2007
Xeon MP	Tigerton				Server
Core 2 Extreme/Core 2 Quad	Yorkfield				Desktop
Core 2 Duo	Penryn		2	L1=2x64KB L2=6MB	Mobile
Core 2 Duo	Wolfdale		2		Desktop/Server

Architettura successiva

Come anticipato poco sopra, l'architettura "Core" non dovrebbe avere una vita lunga come la NetBurst; è previsto infatti che a circa 2 anni dalla sua adozione, quindi nel 2008 venga introdotta la nona generazione chiamata in codice Nehalem prodotta, almeno nella sua prima versione, utilizzando il processo produttivo a 45 nm già collaudato con le ultime incarnazioni dell'architettura "Core".

Voci correlate