Embedded Wafer Level Ball Grid Array

Dieser Artikel wurde am 12. März 2010 auf den Seiten der Qualitätssicherung eingetragen. Bitte hilf mit, ihn zu verbessern, und beteilige dich bitte an der Diskussion!

Folgendes muss noch verbessert werden:

Begründung:Vollprogramm bitte. Ist sowas relevant? --WB 14:00, 12. Mär. 2010 (CET)

Embedded Wafer Level Ball Grid Array (eWLB) ist eine Gehäusebauform für integrierte Schaltungen, bei der die Gehäuseanschlüsse auf einem aus Chips und Vergussmasse künstlich hergestellten Wafer erzeugt werden.

eWLB ist eine Weiterentwicklung der Wafer-Level-Ball-Grid-Array-Technologie (WLB, auch: wafer level package,WLP), die sich dadurch auszeichnet, dass alle notwendigen Bearbeitungsschritte für das Gehäuse auf dem Wafer durchgeführt werden. Dies erlaubt gegenüber den klassischen Gehäusetechnologien (z. B. Ball Grid Array) die Herstellung extrem kleiner und flacher Gehäuse mit exzellenten elektrischen und thermischen Eigenschaften bei besonders niedrigen Herstellungskosten.

Bei WLBs, die auf dem Siliziumwafer hergestellt werden, müssen alle Lötkontakte auf den Chip passen (engl. fan-in design). Daher können lediglich Bausteine mit einer beschränkten Anzahl von Kontakten gehäust werden.

Hingegen erlaubt die eWLB-Technologie Chips mit vielen Kontakten herzustellen. Das Gehäuse wird dabei nicht wie bei klassischen Wafer-Level-Packages auf dem Siliziumwafer sondern auf einem künstlichen Wafer hergestellt. Dazu wird ein im Frontend fertig prozessierter Wafer gesägt und die vereinzelten Chips auf eine Trägerplatte umgesetzt. Die Chips werden dabei in einem größeren Abstand zueinander abgelegt, als dies auf dem Silizium der Fall war. Die Zwischenräume und der Randbereich werden nun durch eine Vergussmasse aufgefüllt. Nach deren Härtung ist ein künstlicher Wafer entstanden, der einen Rahmen aus Vergussmasse (Moldrahmen) um die Chips beinhaltet, auf dem zusätzliche Lötkontakte untergebracht werden können. Nach der Herstellung des künstlichen Wafers, der sogenannten Reconstitution, werden nun wie bei klassischen Wafer-Level-Packages die elektrischen Verbindungen zu den Lötanschlüssen (Verbindungslagen, auch Umverdrahtung genannt) in Dünnschichttechnik hergestellt. Es lassen sich mit dieser Technologie beliebig viele zusätzliche Lötkontakte im gewünschten Abstand auf dem Gehäuse unterbringen (engl. fan-out design). Dadurch lässt sich die Wafer-Level-Packaging-Technologie auch für neue, platzsensitive Anwendungen einsetzen, bei denen die Chipfläche nicht für die Unterbringung der Kontakte in einem realisierbaren Abstand ausreicht. Die eWLB-Technologie wurde von der Firma Infineon entwickelt. Erste Bausteine sind Mitte 2009 auf den Markt gekommen (Mobiltelefon).

Vor- und Nachteile

Falscher Name der Vorlage:Nur Liste.
Um Suchvorgänge und automatische Auswertung zu gewährleisten, ist in Artikeln ausschließlich die Bezeichnung Nur Liste zulässig.

Vorteile

Geringe Kosten (Gehäuse und Test)
Minimale Gehäuseabmessungen in Höhe und Breite
Exzellente elektrische und thermische Eigenschaften
Realisierbare Anzahl von Anschlüssen ist unbeschränkt
Hohes Integrationspotential für Mehrchip- und gestapelte Bausteine
Aufkommender Gehäusestandard

Nachteile

Inspektion und Reparatur der Bausteine ist erschwert, da eine visuelle Inspektion nur eingeschränkt möglich ist
Mechanische Spannungen zwischen Gehäuse und Leiterplatte werden stärker zum Bauteil übertragen als bei anderen Gehäuseformen

Verwandte Bauformen