Zum Inhalt springen

Conditional-Sum-Addition

aus Wikipedia, der freien Enzyklopädie
Dies ist eine alte Version dieser Seite, zuletzt bearbeitet am 5. Dezember 2005 um 21:14 Uhr durch Heinte (Diskussion | Beiträge) (Nachteil:: R). Sie kann sich erheblich von der aktuellen Version unterscheiden.

Vorlage:Mehrfacheintrag Die Conditional Sum Addition stammt ursprünglich von Sklansky. Er versuchte die nur in in Linearer Zeit arbeitenden Carry-Ripple-Addierer zu verbessern.

Das Prinzip:

Die eingehenden Bit-Folgen werden rekursiv halbiert, bis nur noch 1 Bit große Stücke übrig sind.
Diese werden addiert.
Jetzt werden die Ergebnisse wieder rekursiv addiert.

Das Problem das bei diesem Verfahren auftritt ist, dass wenn man die 1 Bit großen Stücke parallel addiert weiß man nicht ob die weniger signifikanten additionen einen Überlauf haben. Um diese Problem zu lösen, werden einfach alle Additionen sowohl mit als auch ohne Überlauf ausgeführt und je nach Vorgänger dann das richtige Ergebniss ausgewählt.


Vorteil:

Durch dieses Prinzip ist es möglich, in logarithmischer Zeit zu addieren.

Nachteil:

Es werden mehr Bausteine als beim Carry-Ripple-Addierer benötigt. Außerdem werden viele Berechnungen umsonst ausgeführt, was unnötig Energie benötigt.

Dieses Prinzip findet beim Conditional Sum Adder (Paralleladdierer mit Übertragsvorausberechnung) Verwendung.