Field Programmable Gate Array

A FPGA vo da Firma Altera

A Field Programmable Gate Array (FPGA) (boarisch: im Fejd programmiabore Gatta-Ooadnung (FPGO)) is in da Digitaltechnik a integriata Schoitkroas (IC), wo a logische Schoitung eineprogrammiat wern ko.

Durch a Programm ko ma domit vorgem, wos an de Ei- und Ausgäng (aa bidirektionale IO's san meglich) glesn oda gschriebm werd. Aa komplexaste DSP Algorithmen kenna obbuid wern. Des nennt ma Konfiguration vo am FPGA.

Andersta ois wia bei da Programmiarung vo Rechnan oda Steiarunga is oba da Programmablauf ned sequenziell, sondern parallel. Des hoasst zwoa, oder meara Prozesse, kenna zua sejm Zeit rechna, oda IO Operationa vornehma.

Wias funktioniat:

D'Hardware afm Die vom IC is fest, und werd, ned wia beim EPROM beim Brenna unwiederbringlich vaändat. Sie besteht aus am Rasta aus Leitunga, die wos iba Lookup-Tabejn gschoiten wern kenna. Wei de Konfiguration (andas ois beim EPROM) jeds Moi valorn geht, wenn ma ausschoit, muass jeds Moi beim Eischoitn die Konfiguration glodn wern. Des mocht ma moast iba an EPROM, an EEPROM oda an Flash-Speicha.

Wos no ois gibt in an FPGA:

Aussa da Logik, de wo ma sejm definian ko, gibts in de moastn moderna FPGAs aussadem aa no feste Bleck, wia an Block RAM, DSP-Slices, DCMs, PLLs oda sogor PCI-Express PCIe-Endpoint Blocks.

Entwurf vo am FPGA-Design

Da Entwurf vo FPGA-Designs werd iba Hardwarebeschreibungssprochn gmocht. Heitzdog hod si vor oim Verilog oda VHDL duachsetzn kenna. Friara hots aa no Sprochn wia ABEL oda AHDL (Altera Hardware Design Language) gem. De moastn Sochan wern mit Finite-State-Machines (FSM) mit vaschiedn Konzepen (Beispui: Moore- oda Mealy-Automat) bschriebm, sofern a State-Maschine nedig is. Oafochere Sochan kenna aa iba logische Gleichunga definiat wern.

Wo braucht ma des:

Grad für Prototypen, oder aber ah Kleinserien greift man gern auf's FPGA-Design zurück, da die Flexibilität, die was man hat, sehr groß ist. So kenna Schaltunga z'erscht verifiziert werden um dann grässere Serien zu produzieren. Der gegebene Parallelismus durch FPGA Strukturen macht Sachan möglich, die mit am Microprozessa nicht gengang. Bei Kleinserien, bei den sich die Fertigung eines ASIC's nicht rentiert kann trotz erhoter Kosten eine Funktion erreicht werden.

Im Netz

•  Commons: Field Programmable Gate Array – Sammlung vo Buidl, Videos und Audiodateien
• Open Source IP Entwicklungsressourcn
• Projekte und Hintagrundinformationa (englisch)
• FAQ vo comp.arch.fpga
• FPGA Vakaifa, Webcast, Foren, IPs, Produkte
• FPGA-Grundlogn bei mikrocontroller.net
• Digitales Open-Source-Oszilloskop auf FPGA-Basis (1 GS/s)
• FPGA Datenbank