Field Programmable Gate Array

A FPGA vo da Firma Altera

A Field Programmable Gate Array (FPGA) (boarisch: im Fejd programmiabore Gatta-Ooadnung (FPGO)) is in da Digitaltechnik a integriata Schoitkroas (IC), wo a logische Schoitung eineprogrammiat wern ko.

Durch a Programm ko ma domit vorgem, wos an de Ei- und Ausgäng (aa bidirektionale IO's san meglich) glesn oda gschriebm werd. Aa komplexaste DSP Algorithmen kenna obbuid wern. Des nennt ma Konfiguration vo am FPGA.

Andersta ois wia bei da Programmiarung vo Rechnan oda Steiarunga is oba da Programmablauf ned sequenziell, sondern parallel. Des hoasst zwoa, oder meara Prozesse, kenna zua sejm Zeit rechna, oda IO Operationa vornehma.

Wia's funktioniert:

D'Hardware auf'm Die vom IC is fest, und werd, ned wia beim EPROM beim brenna unwiederbringlich verändert. Sie besteht aus am Rasta aus Leitunga die wos über Lookup-Tabelln gschoiten wern kenna. Wei de Konfiguration (anders als beim EPROM) jed's Moi verlorn geht, wenn ma ausschoit, muass jed's Moi beim Eischoitn die Konfiguration glodn wern. Des macht ma meißtns über an EPROM, an EEPROM, oder an Flash Speicha.

Wos no ois gibt in an FPGA:

Ausser der Logik, die was ma seiber definieren ko, gibt's in de meißten modernen FPGA's ausserdem a no feste Blöcke, wia an Block RAM, DSP-Slices, DCM's, PLL's, oder sogar PCIe-Endpoint Blocks.

Entwurf vo FPGA-Designs:

Da Entwurf vo FPGA-Designs wird über a Hardwarebeschreibungssprachen gmacht. Heitzdog hat sich eigentlich bloß Verilog oder VHDL behaupten kenna. Frürer hats ah no Sprachen wie ABEL oder AHDL (Altera Hardware Design Language) gebn. Die meist Sachan wern mit Finite-State-Machines (FSM) mit verschiednen Konzepten (Beispüi: Moore- oder Mealy-Automat) bschriebn, insofern a State-Maschine erforderlich ist. Einfachere Sachan kenna ah über logische Gleichunga definiert wern.

Wo braucht ma des:

Grad für Prototypen, oder aber ah Kleinserien greift man gern auf's FPGA-Design zurück, da die Flexibilität, die was man hat, sehr groß ist. So kenna Schaltunga z'erscht verifiziert werden um dann grässere Serien zu produzieren. Der gegebene Parallelismus durch FPGA Strukturen macht Sachan möglich, die mit am Microprozessa nicht gengang. Bei Kleinserien, bei den sich die Fertigung eines ASIC's nicht rentiert kann trotz erhoter Kosten eine Funktion erreicht werden.

Im Netz

•  Commons: Field Programmable Gate Array – Sammlung vo Buidl, Videos und Audiodateien
• Open Source IP Entwicklungsressourcn
• Projekte und Hintagrundinformationa (englisch)
• FAQ vo comp.arch.fpga
• FPGA Vakaifa, Webcast, Foren, IPs, Produkte
• FPGA-Grundlogn bei mikrocontroller.net
• Digitales Open-Source-Oszilloskop auf FPGA-Basis (1 GS/s)
• FPGA Datenbank