„Transactional Synchronization Extensions“ – Versionsunterschied
| [gesichtete Version] | [gesichtete Version] |
Nur Löschen ist nicht schön. Die 2 letzten Textänderungen wurden verworfen und die Version 162514298 von Mabschaaf wiederhergestellt. |
Nicht Datenbanken generell, sondern In-Memory-Datenbanken. |
||
| (19 dazwischenliegende Versionen von 13 Benutzern werden nicht angezeigt) | |||
| Zeile 1: | Zeile 1: | ||
Die '''Transactional Synchronization Extensions − New Instructions''' ('''TSX−NI''' oder |
Die '''Transactional Synchronization Extensions − New Instructions''' ('''TSX−NI''' oder meistens nur '''TSX''') sind Erweiterungen der x86-Architektur um [[Transaktionaler Speicher|Transaktionalen Speicher]], womit die Ausführung paralleler Software beschleunigt werden kann.<ref> |
||
{{cite web |
|||
| url = http://pages.cs.wisc.edu/~rajwar/papers/SC13_TSX.pdf |
|||
| title = Performance Evaluation of Intel Transactional Synchronization Extensions for High-Performance Computing |
|||
| date = November 2013 |
|||
| accessdate = 2019-11-14 |
|||
| author = Richard M. Yoo, Christopher J. Hughes, Konrad Lai, Ravi Rajwar |
|||
| website = pages.cs.wisc.edu |
|||
| format = PDF |
|||
| ⚫ | |||
}} |
|||
| ⚫ | |||
== Verbreitung == |
== Verbreitung == |
||
TSX wurde im Februar 2012 offiziell vorgestellt und im Juni 2013 erstmals in ausgewählten Prozessoren der Haswell-Architektur ausgeliefert. Mit Broadwell und Skylake fand TSX auch Eingang in Desktop-Prozessoren. Aufgrund eines Fehlers im Microcode wurde TSX aber bei zahlreichen Modellen der Haswell- und Broadwell-Architektur via UEFI-Update nachträglich deaktiviert |
TSX wurde im Februar 2012 offiziell vorgestellt und im Juni 2013 erstmals in ausgewählten Prozessoren der Haswell-Architektur ausgeliefert. Mit Broadwell und Skylake fand TSX auch Eingang in Desktop-Prozessoren. Aufgrund eines Fehlers im Microcode wurde TSX aber bei zahlreichen Modellen der Haswell- und Broadwell-Architektur via UEFI-Update nachträglich deaktiviert. Die Version aus der [[Intel-Skylake-Mikroarchitektur|Skylake-Architektur]] wurde hingegen ohne Änderung auch in der [[Intel-Kaby-Lake-Mikroarchitektur|Kaby-Lake-Architektur]] weiterverwendet und ist seither bei hochwertigen Intel-Core-Modellen verfügbar. Im Juni 2021 gab Intel bekannt, per Microcode-Update TSX bei Prozessoren von Skylake bis Coffee-Lake-Refresh-Architektur zu deaktivieren.<ref>{{Internetquelle |url=https://www.phoronix.com/scan.php?page=news_item&px=Intel-TSX-Off-New-Microcode |titel=Intel To Disable TSX By Default On More CPUs With New Microcode - Phoronix |abruf=2021-07-02}}</ref> Ein weiteres Update, welches TSX in Zukunft wieder aktiviert, soll es nur für Prozessoren mit Coffee-Lake-Refresh-Architektur und höher geben.<ref>{{Internetquelle |autor=heise online |url=https://www.heise.de/news/Firmware-Abschaltung-Intel-deaktiviert-TSX-bei-vielen-Prozessoren-6123952.html |titel=Firmware-Abschaltung: Intel deaktiviert TSX bei vielen Prozessoren |sprache=de |abruf=2021-07-02}}</ref> |
||
== Funktion == |
== Funktion == |
||
TSX stellt zwei Schnittstellen zur Verfügung, um Code für parallele Abarbeitung zu erzeugen |
TSX stellt zwei Schnittstellen zur Verfügung, um Code für parallele Abarbeitung zu erzeugen. Zunächst existiert mit ''Hardware Lock Elision'' (''HLE'') eine Schnittstelle zu Prozessoren, die nicht über TSX verfügen. Das geschieht, indem die Instruktionen zum Verriegeln und Entriegeln eines [[Mutex]] so modifiziert werden, dass sie auf TSX-fähigen CPUs HLE nutzen, auf nicht TSX-fähigen CPUs aber diese Modifikationen ignoriert werden und sich das Mutex klassisch wie ein exklusives Mutex verhält. Mit ''Restricted Transactional Memory'' (''RTM'') wird eine neue Befehlssatzerweiterung eingeführt, um effizienteren Code zu erzeugen. |
||
Im Hauptspeicher werden Regionen definiert, in denen einerseits Berechnungen ausgeführt und Ergebnisse abgespeichert werden, in die andererseits fallweise aber auch Ergebnisse aus anderen Berechnungen geschrieben werden. Wird nun tatsächlich ein Ergebnis einer fremden Berechnung in so eine definierte Region abgespeichert, so werden die zuvor daraus ermittelten Ergebnisse verworfen und die Berechnungen erneut ausgeführt. Sämtliche derartige Berechnungen sind daher zunächst spekulativ ([[Speculative execution]]) und bringen erst im Zeitverlauf ein valides Ergebnis. |
Im Hauptspeicher werden Regionen definiert, in denen einerseits Berechnungen ausgeführt und Ergebnisse abgespeichert werden, in die andererseits fallweise aber auch Ergebnisse aus anderen Berechnungen geschrieben werden. Wird nun tatsächlich ein Ergebnis einer fremden Berechnung in so eine definierte Region abgespeichert, so werden die zuvor daraus ermittelten Ergebnisse verworfen und die Berechnungen erneut ausgeführt. Sämtliche derartige Berechnungen sind daher zunächst spekulativ ([[Speculative execution]]) und bringen erst im Zeitverlauf ein valides Ergebnis. |
||
Mittels TSX wird nun, wenn die Software dahingehend überarbeitet wurde, Code wirklich parallel ausgeführt, wobei die sich ergebenden Abhängigkeiten automatisch ermittelt werden und gefundene Abhängigkeiten erneut berechnet werden. Bisher musste Software in [[ |
Mittels TSX wird nun, wenn die Software dahingehend überarbeitet wurde, Code wirklich parallel ausgeführt, wobei die sich ergebenden Abhängigkeiten automatisch ermittelt werden und gefundene Abhängigkeiten erneut berechnet werden. Bisher musste Software in [[Prozess (Informatik)|Prozesse]] oder [[User-Thread|Threads]] aufgeteilt werden, um parallel ausgeführt werden zu können. Abhängigkeiten mussten bei der Programmierung berücksichtigt werden. Nun werden die zusammenhängenden Codebereiche gekennzeichnet. Den Rest erledigt TSX automatisch, wenn mehrere Codebereiche interagieren. |
||
In Benchmarks |
In Benchmarks wurde ermittelt, dass die Geschwindigkeit von [[In-Memory-Datenbank]]en mit TSX um ein Mehrfaches gesteigert wurde.<ref>{{cite web |
||
| url = http://software.intel.com/sites/default/files/managed/4d/2a/hpca_TSX.pdf |
|||
| title = Improving In-Memory Database Index Performance with Intel Transactional Synchronization Extensions |
|||
| date = Februar 2014 | accessdate = 2016-12-23 |
|||
| author = Tomas Karnagel, Roman Dementiev, Ravi Rajwar, Konrad Lai, Thomas Legler, Benjamin Schlegel, Wolfgang Lehner |
|||
| website = software.intel.com | format = PDF |
|||
}}</ref> |
}}</ref> |
||
== |
== Unterstützung == |
||
Unter Linux wird TSX mithilfe der TSX-Tools, das ist eine Sammlung von Werkzeugen und Bibliotheken, softwareseitig erleichtert.<ref>[https://github.com/andikleen/tsx-tools TSX-Tools] auf github.com, abgerufen am 25. Dezember 2016</ref> |
Unter Linux wird TSX mithilfe der TSX-Tools, das ist eine Sammlung von Werkzeugen und Bibliotheken, softwareseitig erleichtert.<ref>[https://github.com/andikleen/tsx-tools TSX-Tools] auf github.com, abgerufen am 25. Dezember 2016</ref> |
||
== Trivia == |
== Trivia == |
||
Die vergleichbare Erweiterung bei AMD wird ''Advanced Synchronization Facility'' genannt. |
Die vergleichbare Erweiterung bei AMD wird ''Advanced Synchronization Facility'' genannt. Allerdings hat AMD noch keine CPU auf den Markt gebracht, die diese Funktion liefert. |
||
== Einzelnachweise == |
== Einzelnachweise == |
||
<references /> |
<references /> |
||
{{Navigationsleiste x86-Erweiterungen}} |
{{Navigationsleiste x86-Erweiterungen}} |
||
[[Kategorie:Intel]] |
[[Kategorie:Intel]] |
||
[[Kategorie:Mikroprozessortechnik]] |
[[Kategorie:Mikroprozessortechnik]] |
||
Aktuelle Version vom 9. Oktober 2024, 09:17 Uhr
Die Transactional Synchronization Extensions − New Instructions (TSX−NI oder meistens nur TSX) sind Erweiterungen der x86-Architektur um Transaktionalen Speicher, womit die Ausführung paralleler Software beschleunigt werden kann.[1]
Verbreitung
[Bearbeiten | Quelltext bearbeiten]TSX wurde im Februar 2012 offiziell vorgestellt und im Juni 2013 erstmals in ausgewählten Prozessoren der Haswell-Architektur ausgeliefert. Mit Broadwell und Skylake fand TSX auch Eingang in Desktop-Prozessoren. Aufgrund eines Fehlers im Microcode wurde TSX aber bei zahlreichen Modellen der Haswell- und Broadwell-Architektur via UEFI-Update nachträglich deaktiviert. Die Version aus der Skylake-Architektur wurde hingegen ohne Änderung auch in der Kaby-Lake-Architektur weiterverwendet und ist seither bei hochwertigen Intel-Core-Modellen verfügbar. Im Juni 2021 gab Intel bekannt, per Microcode-Update TSX bei Prozessoren von Skylake bis Coffee-Lake-Refresh-Architektur zu deaktivieren.[2] Ein weiteres Update, welches TSX in Zukunft wieder aktiviert, soll es nur für Prozessoren mit Coffee-Lake-Refresh-Architektur und höher geben.[3]
Funktion
[Bearbeiten | Quelltext bearbeiten]TSX stellt zwei Schnittstellen zur Verfügung, um Code für parallele Abarbeitung zu erzeugen. Zunächst existiert mit Hardware Lock Elision (HLE) eine Schnittstelle zu Prozessoren, die nicht über TSX verfügen. Das geschieht, indem die Instruktionen zum Verriegeln und Entriegeln eines Mutex so modifiziert werden, dass sie auf TSX-fähigen CPUs HLE nutzen, auf nicht TSX-fähigen CPUs aber diese Modifikationen ignoriert werden und sich das Mutex klassisch wie ein exklusives Mutex verhält. Mit Restricted Transactional Memory (RTM) wird eine neue Befehlssatzerweiterung eingeführt, um effizienteren Code zu erzeugen.
Im Hauptspeicher werden Regionen definiert, in denen einerseits Berechnungen ausgeführt und Ergebnisse abgespeichert werden, in die andererseits fallweise aber auch Ergebnisse aus anderen Berechnungen geschrieben werden. Wird nun tatsächlich ein Ergebnis einer fremden Berechnung in so eine definierte Region abgespeichert, so werden die zuvor daraus ermittelten Ergebnisse verworfen und die Berechnungen erneut ausgeführt. Sämtliche derartige Berechnungen sind daher zunächst spekulativ (Speculative execution) und bringen erst im Zeitverlauf ein valides Ergebnis.
Mittels TSX wird nun, wenn die Software dahingehend überarbeitet wurde, Code wirklich parallel ausgeführt, wobei die sich ergebenden Abhängigkeiten automatisch ermittelt werden und gefundene Abhängigkeiten erneut berechnet werden. Bisher musste Software in Prozesse oder Threads aufgeteilt werden, um parallel ausgeführt werden zu können. Abhängigkeiten mussten bei der Programmierung berücksichtigt werden. Nun werden die zusammenhängenden Codebereiche gekennzeichnet. Den Rest erledigt TSX automatisch, wenn mehrere Codebereiche interagieren.
In Benchmarks wurde ermittelt, dass die Geschwindigkeit von In-Memory-Datenbanken mit TSX um ein Mehrfaches gesteigert wurde.[4]
Unterstützung
[Bearbeiten | Quelltext bearbeiten]Unter Linux wird TSX mithilfe der TSX-Tools, das ist eine Sammlung von Werkzeugen und Bibliotheken, softwareseitig erleichtert.[5]
Trivia
[Bearbeiten | Quelltext bearbeiten]Die vergleichbare Erweiterung bei AMD wird Advanced Synchronization Facility genannt. Allerdings hat AMD noch keine CPU auf den Markt gebracht, die diese Funktion liefert.
Einzelnachweise
[Bearbeiten | Quelltext bearbeiten]- ↑ Richard M. Yoo, Christopher J. Hughes, Konrad Lai, Ravi Rajwar: Performance Evaluation of Intel Transactional Synchronization Extensions for High-Performance Computing. (PDF) In: pages.cs.wisc.edu. November 2013, abgerufen am 14. November 2019.
- ↑ Intel To Disable TSX By Default On More CPUs With New Microcode - Phoronix. Abgerufen am 2. Juli 2021.
- ↑ heise online: Firmware-Abschaltung: Intel deaktiviert TSX bei vielen Prozessoren. Abgerufen am 2. Juli 2021.
- ↑ Tomas Karnagel, Roman Dementiev, Ravi Rajwar, Konrad Lai, Thomas Legler, Benjamin Schlegel, Wolfgang Lehner: Improving In-Memory Database Index Performance with Intel Transactional Synchronization Extensions. (PDF) In: software.intel.com. Februar 2014, abgerufen am 23. Dezember 2016.
- ↑ TSX-Tools auf github.com, abgerufen am 25. Dezember 2016