„Instruction Systolic Array“ – Versionsunterschied
| [gesichtete Version] | [gesichtete Version] |
Inhalt gelöscht Inhalt hinzugefügt
K Linkfix nach Artikelverschiebung mit AWB |
→Weblinks: lk |
||
| (Eine dazwischenliegende Version von einem anderen Benutzer wird nicht angezeigt) | |||
| Zeile 2: | Zeile 2: | ||
== Literatur == |
== Literatur == |
||
* H.W. Lang: ''The Instruction Systolic Array, a Parallel Architecture for VLSI.'' Integration, the VLSI Journal 4, |
* H.W. Lang: ''The Instruction Systolic Array, a Parallel Architecture for VLSI.'' Integration, the VLSI Journal 4, 65–74 (1986) |
||
== Weblinks == |
== Weblinks == |
||
* |
*H.W. Lang: [https://www.inf.hs-flensburg.de/lang/papers/isa/index.htm Instruction Systolic Array (ISA)] auf der Seite der [[Hochschule Flensburg (Fachhochschule)|Hochschule Flensburg]], 1998 |
||
[[Kategorie:Rechnerarchitektur]] |
[[Kategorie:Rechnerarchitektur]] |
||
Aktuelle Version vom 19. Oktober 2022, 10:07 Uhr
Ein Instruction Systolic Array (ISA) ist im Gegensatz zum Systolischen Array ein gitterartig verbundenes Netzwerk von einfachsten Berechnungseinheiten (Prozessoren), das dadurch gekennzeichnet ist, dass die Befehle von einer Ecke in synchronen Wellen (systolisch) hindurchgepumpt werden, nach dem Prinzip Single Instruction Multiple Data (SIMD). Ein ISA ist eine einfache und daher bei Berechnungen besonders schnelle Architektur. Die Schwierigkeit dabei ist die Programmierung geeigneter Algorithmen.
Literatur
[Bearbeiten | Quelltext bearbeiten]- H.W. Lang: The Instruction Systolic Array, a Parallel Architecture for VLSI. Integration, the VLSI Journal 4, 65–74 (1986)
Weblinks
[Bearbeiten | Quelltext bearbeiten]- H.W. Lang: Instruction Systolic Array (ISA) auf der Seite der Hochschule Flensburg, 1998