„Processor Local Bus“ – Versionsunterschied
| [gesichtete Version] | [gesichtete Version] |
Inhalt gelöscht Inhalt hinzugefügt
K HC: Ergänze Kategorie:IBM |
K Tippfehler |
||
| (4 dazwischenliegende Versionen von 4 Benutzern werden nicht angezeigt) | |||
| Zeile 1: | Zeile 1: | ||
'''Processor Local Bus''' (''PLB'') ist ein High-Speed [[Bus (Datenverarbeitung)|Datenbus]] aus dem als ''CoreConnect'' bezeichneten Bus-System von [[IBM]] und wird bei [[PowerPC]] und verwandten [[Mikroprozessor]]en eingesetzt. Er stellt eine synchrone Standardschnittstelle zwischen Prozessorkernen und integrierten Bus-Controllern dar und verwendet je nach Anwendung separate 32-/64-/128-Bit breite Datenbusse. |
|||
{{QS-Elektrotechnik}} |
|||
| ⚫ | |||
'''Processor Local Bus''' (''PLB'') ist ein High-Speed [[Bus (Datenverarbeitung)|Datenbus]] aus dem [[CoreConnect]] Bus-System von [[IBM]]. |
|||
Er stellt ein Standardinterface zwischen Prozessorkernen und integrierten Bus-Controllern dar und verwendet separate 32-/64-/128-Bit Schreib- und Leseleitungen. |
|||
| ⚫ | |||
== Weblinks == |
== Weblinks == |
||
* [http://www.xilinx.com/ipcenter/processor_central/coreconnect/coreconnect_plb.htm XILINX] Beschreibung von XILINX (englisch) |
* [http://www.xilinx.com/ipcenter/processor_central/coreconnect/coreconnect_plb.htm XILINX] Beschreibung von XILINX (englisch) |
||
* [https://www-01.ibm.com/chips/techlib/techlib.nsf/techdocs/3BBB27E5BCC165BA87256A2B0064FFB4/$file/PlbBus_as_01_pub.pdf IBM] Beschreibung von IBM (englisch) |
* [https://www-01.ibm.com/chips/techlib/techlib.nsf/techdocs/3BBB27E5BCC165BA87256A2B0064FFB4/$file/PlbBus_as_01_pub.pdf IBM] (PDF; 3,9 MB) Beschreibung von IBM (englisch) |
||
[[Kategorie:On-Chip Bus]] |
[[Kategorie:On-Chip Bus]] |
||
[[Kategorie: |
[[Kategorie:Power-Architektur]] |
||
[[en:CoreConnect]] |
|||
Aktuelle Version vom 17. Juli 2013, 16:04 Uhr
Processor Local Bus (PLB) ist ein High-Speed Datenbus aus dem als CoreConnect bezeichneten Bus-System von IBM und wird bei PowerPC und verwandten Mikroprozessoren eingesetzt. Er stellt eine synchrone Standardschnittstelle zwischen Prozessorkernen und integrierten Bus-Controllern dar und verwendet je nach Anwendung separate 32-/64-/128-Bit breite Datenbusse.
Der PLB wird im Rahmen des CoreConnect Bus-Systems vor allem in System on a Chip (SoC) eingesetzt.