„Instruction Systolic Array“ – Versionsunterschied
| [ungesichtete Version] | [gesichtete Version] |
Inhalt gelöscht Inhalt hinzugefügt
Wnme (Diskussion | Beiträge) K Änderungen von 188.102.38.85 rückgängig gemacht und letzte Version von Trustable wiederhergestellt |
|||
| Zeile 3: | Zeile 3: | ||
== Literatur == |
== Literatur == |
||
H.W. Lang: ''The Instruction Systolic Array, a Parallel Architecture for VLSI.'' Integration, the VLSI Journal 4, 65-74 (1986) |
H.W. Lang: ''The Instruction Systolic Array, a Parallel Architecture for VLSI.'' Integration, the VLSI Journal 4, 65-74 (1986) |
||
Phil Gönne muss jetzt aus dem Fenster springen. |
|||
Und zwar am 25.11.2010 um 20.30Uhr. |
|||
== Weblinks == |
== Weblinks == |
||
Version vom 25. November 2010, 21:19 Uhr
Ein Instruction Systolic Array (ISA) ist im Gegensatz zum Systolischen Array ein gitterartig verbundenes Netzwerk von einfachsten Berechnungseinheiten (Prozessoren), das dadurch gekennzeichnet ist, dass die Befehle von einer Ecke in synchronen Wellen (systolisch) hindurchgepumpt werden, nach dem Prinzip Single Instruction Multiple Data (SIMD). Ein ISA ist eine einfache und daher bei Berechnungen besonders schnelle Architektur. Die Schwierigkeit dabei ist die Programmierung geeigneter Algorithmen.
Literatur
H.W. Lang: The Instruction Systolic Array, a Parallel Architecture for VLSI. Integration, the VLSI Journal 4, 65-74 (1986)