„Instruction Systolic Array“ – Versionsunterschied
| [gesichtete Version] | [gesichtete Version] |
Inhalt gelöscht Inhalt hinzugefügt
HaSee (Diskussion | Beiträge) Link auf BKL ersetzt |
AJlJD (Diskussion | Beiträge) gegensatz, kein sonderfall |
||
| Zeile 1: | Zeile 1: | ||
Ein '''Instruction Systolic Array (ISA)''' ist ein gitterartig verbundenes [[Netzwerk]] von einfachsten Berechnungseinheiten ([[Prozessor]]en), das dadurch gekennzeichnet ist, dass die Befehle von einer Ecke in synchronen Wellen ([[systolisch]]) hindurchgepumpt werden, nach dem Prinzip ''Single Instruction Multiple Data'' ([[Flynnsche Klassifikation#SIMD (Single Instruction, Multiple Data)|SIMD]]). Ein ISA ist eine einfache und daher bei Berechnungen besonders schnelle Architektur. Die Schwierigkeit dabei ist die [[Programmierung]] geeigneter [[Algorithmus|Algorithmen]]. |
Ein '''Instruction Systolic Array (ISA)''' ist im Gegensatz zum [[Systolischer Array|Systolischen Array]] ein gitterartig verbundenes [[Netzwerk]] von einfachsten Berechnungseinheiten ([[Prozessor]]en), das dadurch gekennzeichnet ist, dass die Befehle von einer Ecke in synchronen Wellen ([[systolisch]]) hindurchgepumpt werden, nach dem Prinzip ''Single Instruction Multiple Data'' ([[Flynnsche Klassifikation#SIMD (Single Instruction, Multiple Data)|SIMD]]). Ein ISA ist eine einfache und daher bei Berechnungen besonders schnelle Architektur. Die Schwierigkeit dabei ist die [[Programmierung]] geeigneter [[Algorithmus|Algorithmen]]. |
||
== Literatur == |
== Literatur == |
||
Version vom 2. Juni 2010, 12:31 Uhr
Ein Instruction Systolic Array (ISA) ist im Gegensatz zum Systolischen Array ein gitterartig verbundenes Netzwerk von einfachsten Berechnungseinheiten (Prozessoren), das dadurch gekennzeichnet ist, dass die Befehle von einer Ecke in synchronen Wellen (systolisch) hindurchgepumpt werden, nach dem Prinzip Single Instruction Multiple Data (SIMD). Ein ISA ist eine einfache und daher bei Berechnungen besonders schnelle Architektur. Die Schwierigkeit dabei ist die Programmierung geeigneter Algorithmen.
Literatur
H.W. Lang: The Instruction Systolic Array, a Parallel Architecture for VLSI. Integration, the VLSI Journal 4, 65-74 (1986)