„Multi-Chip-Modul“ – Versionsunterschied

Versionsgeschichte interaktiv durchsuchen

[gesichtete Version]

Inhalt gelöscht Inhalt hinzugefügt

Inline

Aktuelle Version vom 22. Dezember 2024, 19:05 Uhr

Ein klassisches Multi-Chip-Modul (MCM, manchmal auch MCP von englisch Multi Chip Package) besteht aus mehreren einzelnen Mikrochips (bzw. Dies), die in einem gemeinsamen Gehäuse planar (nebeneinander) untergebracht sind und nach außen wie ein Chip aussehen, so funktionieren und eingesetzt werden. Von außen sind solche Chips also nicht direkt erkennbar, sondern sehen aus wie viele andere auch. Ein MCM ist ein Sonderfall einer elektronischen Flachbaugruppe (Kompaktbaugruppe).

Heute bezeichnet man mit MCM auch Module, die neben Halbleiter-Dies auch mikromechanische Elemente oder diskrete passive Bauelemente wie z. B. Kondensatoren oder Widerstände in SMD-Bauformen beinhalten. Solche MCM sowie MCM mit vertikal angeordneten Komponenten (s. u. Die-Stacking) entsprechen allerdings viel mehr den Merkmalen eines System-in-Package (s. u.).

Die Einzelchips können speziell für die Integration in einem MCM entworfen werden. Dann hat man es meistens mit Einzelchips in völlig verschiedenen Technologien zu tun, die sich nicht einfach auf einen einzigen Die integrieren lassen. Beispiele sind:

vor allem digitale Mikrocontroller und ihre analogen Peripheriebausteine und/oder Flash-Speicher
manchmal auch Mikroprozessor kerne und ihre sonst externen Cache-Bausteine
in Handys die Kombination von Prozessor, SRAM- und Flash-Speicher
im Bereich der intelligenten Sensorik (wie Drucksensoren) Auswerte-Chip und Mikromechanik.

Diese Vorgehensweise ist in der Regel preiswerter als die monolithische Integration aller Bausteine in einem Halbleiter.

Es können aber auch Chips verwendet werden, die sonst allein in Gehäuse eingebaut und verwendet werden. Dieser Fall tritt dann ein, wenn man für Kleinserien oder einen Schnellschuss die Entwicklungszeit für einen komplett integrierten Chip einsparen will. Die elektrische Verbindung zu einem MCM lässt sich nämlich wesentlich schneller entwickeln als die einzelnen Verbindungen zu separaten Chips.

Zur Funktionalität ist es meistens erforderlich, die Einzelchips untereinander elektrisch zu verbinden. Dies geschieht auf die Arten, wie sie auch sonst in der Mikroelektronik eingesetzt werden: direktes Bonden auf miniaturisierten Schaltungsträger (Leadframes, Substrate, Leiterplatten).

Ein weiteres wichtiges Montage-Verfahren ist z. B. Flip Chip.

System-in-Package

System-in-Package (SiP) ist ein Integrationsansatz in der Mikroelektronik, der sich technisch befindet

zwischen der monolithischen On-Chip-Integration (System-on-a-Chip, SoC) auf einem Die (ungehauster Halbleiter-Chip) und
der On-Board-Integration diskreter Bauelemente auf einer Leiterplatte (PCB) bzw. auf einem Multi-Chip-Modul (MCM).

Dabei werden aktive und passive Bauelemente sowie weitere Komponenten mittels Mikrosystemtechnologien in einem gemeinsamen Gehäuse (genannt IC-Package) mittels der Aufbau- und Verbindungstechnik vereint. Im Unterschied zu den bereits seit langem hergestellten Multi-Chip-Modulen, die planar (also zweidimensional) aufgebaut sind, lässt sich in einem SiP auch die vertikale Integration von Komponenten realisieren (3D-, 2,5D-SiP).

Mit SiP im Aufbau verwandt sind die Package-on-Package-Systeme (PoP), in welchen verschiedene Halbleiter-Chips mit ihren einzelnen Gehäusen übereinander verbaut werden.^[1]

Bei SIP werden die elektrischen Verbindungen zwischen den einzelnen Dies ausgeführt wahlweise durch Bonddrähte, als leitfähige Dünnschichten an den Seitenkanten der Dies oder als Durchkontaktierung des Dies (englisch through-silicon via, TSV für Through-Silicon-Vias).^[2] Letzteres ist eine neue Methode, gestapelte Dies untereinander zu verbinden. Dabei werden die Die-Lagen wie bei Multilayer-Leiterplatten durch Löcher kontaktiert.

Zu viele Dies kann man aber nicht direkt übereinander stapeln, da es sonst zu Überhitzungsproblemen wegen der schwierigeren Wärmeabfuhr kommt.

Damit das komplette Bauteil bei gestapelten Dies nicht zu hoch wird, werden die Dies vorher manchmal mit einigem Aufwand dünn geschliffen. Anschließend werden sie wie gewöhnliche Chips vergossen, zu den externen Pins gebondet und in ein Gehäuse verpackt.

SoC und SiP sind zwei wichtige Herstellungsverfahren für komplexe integrierte Halbleiterbausteine. Beim SiP können Dies verwendet werden, die auf unterschiedlichen Materialien basieren oder mit verschiedenen Prozessstrukturen hergestellt wurden. Zusätzlich lassen sich in einem SiP diskrete periphere Bauteile mit im Gehäuse integrieren. Beim SiP ist die Herstellung (das Packaging) kostenintensiver als beim SoC, während eine komplette Integration aller Funktionalitäten auf einem Chip meist teurer ist.^[1] Welche Variante günstiger ist, hängt sehr von der Funktionalität der Schaltung ab.

Zum Entwerfen von SiPs gibt es Design-Software von den großen EDA-Anbietern. Bei der SiP ist es ökonomisch sinnvoll, mittels Known-Good-Die-Tests die Fehlerfreiheit der Chips bereits vor der Integration zu prüfen.

Siehe auch

Dickschicht-Hybridtechnik

Weblinks

Einzelnachweise

↑ ^a ^b R. Fischbach et al.: From 3D Circuit Technologies and Data Structures to Interconnect Prediction. In: Proc. of 2009 Int. Workshop on System Level Interconnect Prediction (SLIP). 2009, S. 77–83, doi:10.1145/1572471.1572485 (PDF).
↑ J. Lienig, M. Dietrich (Hrsg.): Entwurf integrierter 3D-Systeme der Elektronik. Springer, 2012, ISBN 978-3-642-30571-9, S. 10–11, doi:10.1007/978-3-642-30572-6.

[Fischbach-1] R. Fischbach et al.: From 3D Circuit Technologies and Data Structures to Interconnect Prediction. In: Proc. of 2009 Int. Workshop on System Level Interconnect Prediction (SLIP). 2009, S. 77–83, doi:10.1145/1572471.1572485 (PDF).

[LieDie-2] J. Lienig, M. Dietrich (Hrsg.): Entwurf integrierter 3D-Systeme der Elektronik. Springer, 2012, ISBN 978-3-642-30571-9, S. 10–11, doi:10.1007/978-3-642-30572-6.

[1]

[2]

@@ Zeile 1: / Zeile 1: @@
 Ein klassisches '''Multi-Chip-Modul''' ('''MCM''', manchmal auch&nbsp;''MCP'' von {{enS|Multi Chip Package}}) besteht aus mehreren einzelnen [[Integrierter Schaltkreis|Mikrochips]] (bzw. [[Die (Halbleitertechnik)|Dies]]), die in einem gemeinsamen [[Chipgehäuse|Gehäuse]] planar (''nebeneinander'') untergebracht sind und nach außen wie ein Chip aussehen, so funktionieren und eingesetzt werden. Von außen sind solche Chips also nicht direkt erkennbar, sondern sehen aus wie viele andere auch. Ein&nbsp;MCM ist ein Sonderfall einer elektronischen [[Flachbaugruppe]] (Kompaktbaugruppe).
-Heute bezeichnet man mit&nbsp;MCM auch Module, die neben [[Halbleiter]]-Dies auch [[Mikromechanik|mikromechanische]] Elemente oder [[Elektrisches_Bauelement #Einteilung|diskrete passive Bauelement]]e wie z.&nbsp;B. [[Kondensator (Elektrotechnik)|Kondensatoren]] oder [[Widerstand (Bauelement)|Widerstände]] in&nbsp;[[surface-mounted device|SMD]]-Bauformen beinhalten. Solche&nbsp;MCM sowie&nbsp;MCM mit ''vertikal'' angeordneten Komponenten ''(s.&nbsp;u. Die-Stacking)'' entsprechen allerdings viel mehr den Merkmalen eines '''System-in-Package''' (s.&nbsp;u.).
+Heute bezeichnet man mit&nbsp;MCM auch Module, die neben [[Halbleiter]]-Dies auch [[Mikromechanik|mikromechanische]] Elemente oder [[Elektrisches Bauelement #Einteilung|diskrete passive Bauelement]]e wie z.&nbsp;B. [[Kondensator (Elektrotechnik)|Kondensatoren]] oder [[Widerstand (Bauelement)|Widerstände]] in&nbsp;[[surface-mounted device|SMD]]-Bauformen beinhalten. Solche&nbsp;MCM sowie&nbsp;MCM mit ''vertikal'' angeordneten Komponenten ''(s.&nbsp;u. Die-Stacking)'' entsprechen allerdings viel mehr den Merkmalen eines '''System-in-Package''' (s.&nbsp;u.).
 Die Einzelchips können speziell für die Integration in einem&nbsp;MCM entworfen werden. Dann hat man es meistens mit Einzelchips in völlig verschiedenen [[Technologie]]n zu tun, die sich nicht einfach auf einen einzigen Die integrieren lassen. Beispiele sind:
@@ Zeile 13: / Zeile 13: @@
 Es können aber auch Chips verwendet werden, die sonst allein in Gehäuse eingebaut und verwendet werden. Dieser Fall tritt dann ein, wenn man für [[Kleinserie]]n oder einen Schnellschuss die Entwicklungszeit für einen komplett integrierten Chip einsparen will. Die [[elektrische Verbindung]] zu einem&nbsp;MCM lässt sich nämlich wesentlich schneller entwickeln als die einzelnen Verbindungen zu separaten Chips.
 Zur Funktionalität ist es meistens erforderlich, die Einzelchips untereinander elektrisch zu verbinden. Dies geschieht auf die Arten, wie sie auch sonst in der [[Mikroelektronik]] eingesetzt werden: direktes [[Drahtbonden|Bonden]] auf [[miniaturisierung|miniaturisierten]] Schaltungsträger ([[Leadframe]]s, [[Substrat (Materialwissenschaft)|Substrat]]e, [[Leiterplatte]]n).
 Ein weiteres wichtiges Montage-Verfahren ist z.&nbsp;B. [[Flip Chip]].
@@ Zeile 20: / Zeile 20: @@
 System-in-Package (SiP) ist ein [[Integration (Technik)|Integrationsansatz]] in der Mikroelektronik, der sich technisch befindet
 * zwischen der [[Mikroelektronik #Integrierte Schaltkreise|monolithischen]] ''On-Chip''-Integration ({{lang|en|[[System-on-a-Chip]]}}, SoC) auf einem Die (ungehauster Halbleiter-Chip) und
-* der ''On-Board''-Integration [[Elektrisches_Bauelement #Diskrete_und_integrierte_Bauelemente|diskreter Bauelemente]] auf einer [[Leiterplatte]]&nbsp;(PCB) bzw. auf einem Multi-Chip-Modul&nbsp;(MCM).
+* der ''On-Board''-Integration [[Elektrisches Bauelement #Diskrete und integrierte Bauelemente|diskreter Bauelemente]] auf einer [[Leiterplatte]]&nbsp;(PCB) bzw. auf einem Multi-Chip-Modul&nbsp;(MCM).
-Dabei werden [[Elektrisches_Bauelement #Aktive_und_passive_Bauelemente|aktive und passive Bauelemente]] sowie weitere Komponenten mittels [[Mikrosystemtechnik|Mikrosystemtechnologien]] in einem gemeinsamen Gehäuse (genannt&nbsp;[[Chipgehäuse|IC-Package]]) mittels der [[Aufbau- und Verbindungstechnik]] vereint. Im Unterschied zu den bereits seit langem hergestellten Multi-Chip-Modulen, die planar (also zweidimensional) aufgebaut sind, lässt sich in einem&nbsp;SiP auch die vertikale Integration von Komponenten realisieren (3D-, [[2,5D-SiP]]).
+Dabei werden [[Elektrisches Bauelement #Aktive und passive Bauelemente|aktive und passive Bauelemente]] sowie weitere Komponenten mittels [[Mikrosystemtechnik|Mikrosystemtechnologien]] in einem gemeinsamen Gehäuse (genannt&nbsp;[[Chipgehäuse|IC-Package]]) mittels der [[Aufbau- und Verbindungstechnik]] vereint. Im Unterschied zu den bereits seit langem hergestellten Multi-Chip-Modulen, die planar (also zweidimensional) aufgebaut sind, lässt sich in einem&nbsp;SiP auch die vertikale Integration von Komponenten realisieren (3D-, [[2,5D-SiP]]).
 [[Datei:Package on Package (Side view).PNG|mini|Zwei gestapelte Chips&nbsp;A und&nbsp;B auf jeweils eigenem Substrat&nbsp;1,<br />mit Lotperlen&nbsp;2, zusammen auf einer Basisplatine&nbsp;3]]
-Mit&nbsp;SiP im Aufbau verwandt sind die [[Package-on-Package]]-Systeme&nbsp;(PoP), in welchen verschiedene Halbleiter-Chips ''mit ihren einzelnen Gehäusen'' übereinander verbaut werden.<ref name="Fischbach">{{Literatur |Autor=R. Fischbach, et al. |Titel=From 3D Circuit Technologies and Data Structures to Interconnect Prediction |Sammelwerk=Proc. of 2009 Int. Workshop on System Level Interconnect Prediction (SLIP) |Datum=2009 |Seiten=77–83 |Online=[https://www.ifte.de/mitarbeiter/lienig/SLIP2009_pp77-84.pdf PDF] |DOI=10.1145/1572471.1572485}}</ref>
+Mit&nbsp;SiP im Aufbau verwandt sind die [[Package-on-Package]]-Systeme&nbsp;(PoP), in welchen verschiedene Halbleiter-Chips ''mit ihren einzelnen Gehäusen'' übereinander verbaut werden.<ref name="Fischbach">{{Literatur |Autor=R. Fischbach et al. |Titel=From 3D Circuit Technologies and Data Structures to Interconnect Prediction |Sammelwerk=Proc. of 2009 Int. Workshop on System Level Interconnect Prediction (SLIP) |Datum=2009 |Seiten=77–83 |Online=[https://www.ifte.de/mitarbeiter/lienig/SLIP2009_pp77-84.pdf PDF] |DOI=10.1145/1572471.1572485}}</ref>
 [[Datei:Wireless TSV (model).PNG|mini]]
 Bei&nbsp;SIP werden die elektrischen Verbindungen zwischen den einzelnen Dies ausgeführt wahlweise durch [[Chipbonden|Bonddrähte]], als leitfähige [[Dünnschicht]]en an den Seitenkanten der Dies oder als [[Silizium-Durchkontaktierung|Durchkontaktierung des Dies]] ({{enS|through-silicon via}}, TSV für ''Through-Silicon-Vias'').<ref name="LieDie">J. Lienig, M. Dietrich (Hrsg.): ''Entwurf integrierter 3D-Systeme der Elektronik.'' Springer, 2012, ISBN 978-3-642-30571-9, S. 10–11, [[doi:10.1007/978-3-642-30572-6]].</ref> Letzteres ist eine neue Methode, gestapelte Dies untereinander zu verbinden. Dabei werden die Die-Lagen wie bei [[Multilayer]]-Leiterplatten durch Löcher [[Elektrischer Kontakt|kontaktiert]].