„Multi-Chip-Modul“ – Versionsunterschied
| [gesichtete Version] | [gesichtete Version] |
Suit (Diskussion | Beiträge) KKeine Bearbeitungszusammenfassung |
Acky69 (Diskussion | Beiträge) K →System-in-Package: zus. Links, übersichtlicher |
||
| Zeile 14: | Zeile 14: | ||
== System-in-Package == |
== System-in-Package == |
||
System-in-Package (SiP) ist ein [[Integration (Technik)|Integrationsansatz]] in der [[Mikroelektronik]], der sich technisch befindet |
|||
| ⚫ | |||
* zwischen der [[Mikroelektronik #Integrierte Schaltkreise|monolithischen]] ''On-Chip''-Integration ({{lang|en|[[System-on-a-Chip]]}}, SoC) auf einem [[Die (Halbleitertechnik)|Die]] (ungehauster [[Halbleiter]]-Chip) und |
|||
* der ''On-Board''-Integration [[Elektrisches_Bauelement #Diskrete_und_integrierte_Bauelemente|diskreter Bauelemente]] auf einer [[Leiterplatte]] (PCB) bzw. auf einem Multi-Chip-Modul (MCM). |
|||
Dabei werden [[Elektrisches_Bauelement #Aktive_und_passive_Bauelemente|aktive und passive Bauelemente]] sowie weitere Komponenten mittels [[Mikrosystemtechnik|Mikrosystemtechnologien]] in einem Gehäuse (genannt [[Chipgehäuse|IC-Package]]) mittels der [[Aufbau- und Verbindungstechnik]] vereint. |
|||
| ⚫ | Mit SiP im Aufbau verwandt sind die [[Package-on-Package]]-Systeme (PoP), in welchen verschiedene Halbleiter-Chips übereinander vereint werden.<ref name="Fischbach">{{Literatur |Autor=R. Fischbach, et al. |Titel=From 3D Circuit Technologies and Data Structures to Interconnect Prediction |Sammelwerk=Proc. of 2009 Int. Workshop on System Level Interconnect Prediction (SLIP) |Datum=2009 |Seiten=77–83 |Online=[https://www.ifte.de/mitarbeiter/lienig/SLIP2009_pp77-84.pdf PDF] |DOI=10.1145/1572471.1572485}}</ref> |
||
| ⚫ | Im Unterschied zu den bereits seit langem hergestellten Multi-Chip-Modulen, die planar (also zweidimensional) aufgebaut sind und somit zu den elektronischen [[Flachbaugruppe]]n gehören, lässt sich in einem |
||
| ⚫ | Im Unterschied zu den bereits seit langem hergestellten Multi-Chip-Modulen, die planar (also zweidimensional) aufgebaut sind und somit zu den elektronischen [[Flachbaugruppe]]n gehören, lässt sich in einem SiP auch die vertikale Integration von Komponenten realisieren (3D, [[2,5D SiP]]). Die elektrischen Verbindungen zwischen den einzelnen Dies werden ausgeführt wahlweise durch [[Chipbonden|Bonddrähte]], als leitfähige [[Dünnschicht]]en an Seitenkanten der Dies oder als [[Silizium-Durchkontaktierung|Durchkontaktierung]] des Dies ({{enS|through-silicon via}}, TSV).<ref name="LieDie">J. Lienig, M. Dietrich (Hrsg.): ''Entwurf integrierter 3D-Systeme der Elektronik.'' Springer, 2012, ISBN 978-3-642-30571-9, S. 10–11, [[doi:10.1007/978-3-642-30572-6]].</ref> |
||
| ⚫ | SoC und SiP |
||
| ⚫ | SoC und SiP sind zwei wichtige Herstellungsverfahren für komplexe integrierte Halbleiterbausteine. Beim SiP können Dies verwendet werden, die auf unterschiedlichen [[Werkstoff|Materialien]] basieren oder mit verschiedenen [[Prozessstruktur]]en hergestellt wurden. Zusätzlich lassen sich in einem SiP diskrete periphere Bauteile mit im Gehäuse integrieren. Beim SiP ist die Herstellung (das ''Packaging'') kostenintensiver als beim SoC, während eine komplette Integration aller Funktionalitäten auf einem Chip meist teurer ist.<ref name="Fischbach" /> Welche Variante günstiger ist, hängt sehr von der Funktionalität der Schaltung ab. |
||
| ⚫ | |||
| ⚫ | Zum Entwerfen von SiPs gibt es Design-Software von den großen [[Electronic Design Automation|EDA]]-Anbietern. Bei der SiP ist es [[Wirtschaftlichkeit|ökonomisch]] sinnvoll, mittels [[Known Good Die|Known-Good-Die-Tests]] die Fehlerfreiheit der Chips bereits vor der Integration zu prüfen. |
||
== Siehe auch == |
== Siehe auch == |
||
Version vom 21. November 2024, 21:33 Uhr
Ein klassisches Multi-Chip-Modul (MCM, manchmal auch MCP von englisch Multi Chip Package) besteht aus mehreren einzelnen Mikrochips (bzw. Dies), die in einem gemeinsamen Gehäuse planar (nebeneinander) untergebracht sind und nach außen wie ein Chip aussehen, so funktionieren und eingesetzt werden. Von außen sind solche Chips also nicht direkt erkennbar, sondern sehen aus wie viele andere auch. Heute wendet man die Bezeichnung MCM auch auf die Module an, die neben Halbleiter-Dies mikromechanische Elemente oder auch diskrete passive Bauelemente wie z. B. Kondensatoren oder Widerstände in SMD-Bauformen (s. dazu surface-mounted device) beinhalten. Solche MCM sowie MCM mit vertikal angeordneten Komponenten (s. u. Die-Stacking) entsprechen viel mehr den Merkmalen eines System-in-Package.
.PNG?lang=de)
Die Einzelchips können speziell für die Integration in einem MCM entworfen werden. Dann hat man es meistens mit Einzelchips in völlig verschiedenen Technologien zu tun, die sich nicht einfach auf einen einzigen Die integrieren lassen. Beispiele sind hier vor allem digitale Mikrocontroller und ihre analogen Peripheriebausteine und/oder Flash-Speicher, manchmal auch Mikroprozessorkerne und ihre sonst externen Cache-Bausteine, schließlich in Handys die Kombination von Prozessor, SRAM- und Flash-Speicher. Im Bereich der intelligenten Sensorik (wie Drucksensoren) werden z. B. Auswerte-Chip und Mikromechanik in ein Gehäuse verpackt. Diese Vorgehensweise stellt in der Regel eine preiswertere Alternative zur monolithischen Integration aller Bausteine in einem Halbleiter dar (siehe dazu „System on a Chip“).
Es können aber auch Chips verwendet werden, die sonst allein in Gehäuse eingebaut und verwendet werden. Dieser Fall tritt dann ein, wenn man für kleine Serien oder einen Schnellschuss die Entwicklungszeit für einen komplett integrierten Chip einsparen will. Die Verbindung zu einem MCM lässt sich wesentlich schneller entwickeln.
.PNG?lang=de)
Zur Funktionalität ist es meistens erforderlich, die Einzelchips untereinander elektrisch zu verbinden. Dies geschieht auf die Arten, wie sie auch sonst in der Mikroelektronik eingesetzt werden: direktes Bonden auf miniaturisierten Schaltungsträger (Leadframes, Substrate, Leiterplatten). Damit stellt ein MCM ein Sonderfall einer elektronischen Flachbaugruppe (Kompaktbaugruppe) dar. Ein weiteres wichtiges Montage-Verfahren ist dabei z. B. Flip Chip.
Sind mehrere Chips die ein Gesamtsystem darstellen auf einem einzelnen Substrat, spricht man von System-in-Package (SiP). Damit das komplette Bauteil bei gestapelten Dies nicht zu hoch wird, werden die Dies vorher manchmal mit einigem Aufwand dünn geschliffen. Anschließend werden sie wie gewöhnliche Chips vergossen, zu den externen Pins gebondet und in ein Gehäuse verpackt. Eine neue Methode, gestapelte Dies untereinander zu verbinden, nennt sich TSV (für Through-Silicon-Vias). Dabei werden die Die-Lagen wie bei Multilayer-Leiterplatten durch Löcher kontaktiert. Zu viele Dies kann man aber nicht direkt übereinander stapeln, da es sonst zu Überhitzungsproblemen wegen der schwierigeren Wärmeabfuhr kommt.
System-in-Package
System-in-Package (SiP) ist ein Integrationsansatz in der Mikroelektronik, der sich technisch befindet
- zwischen der monolithischen On-Chip-Integration (System-on-a-Chip, SoC) auf einem Die (ungehauster Halbleiter-Chip) und
- der On-Board-Integration diskreter Bauelemente auf einer Leiterplatte (PCB) bzw. auf einem Multi-Chip-Modul (MCM).
Dabei werden aktive und passive Bauelemente sowie weitere Komponenten mittels Mikrosystemtechnologien in einem Gehäuse (genannt IC-Package) mittels der Aufbau- und Verbindungstechnik vereint.
Mit SiP im Aufbau verwandt sind die Package-on-Package-Systeme (PoP), in welchen verschiedene Halbleiter-Chips übereinander vereint werden.[1]
Im Unterschied zu den bereits seit langem hergestellten Multi-Chip-Modulen, die planar (also zweidimensional) aufgebaut sind und somit zu den elektronischen Flachbaugruppen gehören, lässt sich in einem SiP auch die vertikale Integration von Komponenten realisieren (3D, 2,5D SiP). Die elektrischen Verbindungen zwischen den einzelnen Dies werden ausgeführt wahlweise durch Bonddrähte, als leitfähige Dünnschichten an Seitenkanten der Dies oder als Durchkontaktierung des Dies (englisch through-silicon via, TSV).[2]
SoC und SiP sind zwei wichtige Herstellungsverfahren für komplexe integrierte Halbleiterbausteine. Beim SiP können Dies verwendet werden, die auf unterschiedlichen Materialien basieren oder mit verschiedenen Prozessstrukturen hergestellt wurden. Zusätzlich lassen sich in einem SiP diskrete periphere Bauteile mit im Gehäuse integrieren. Beim SiP ist die Herstellung (das Packaging) kostenintensiver als beim SoC, während eine komplette Integration aller Funktionalitäten auf einem Chip meist teurer ist.[1] Welche Variante günstiger ist, hängt sehr von der Funktionalität der Schaltung ab.
Zum Entwerfen von SiPs gibt es Design-Software von den großen EDA-Anbietern. Bei der SiP ist es ökonomisch sinnvoll, mittels Known-Good-Die-Tests die Fehlerfreiheit der Chips bereits vor der Integration zu prüfen.
Siehe auch
Weblinks
Einzelnachweise
- ↑ a b R. Fischbach, et al.: From 3D Circuit Technologies and Data Structures to Interconnect Prediction. In: Proc. of 2009 Int. Workshop on System Level Interconnect Prediction (SLIP). 2009, S. 77–83, doi:10.1145/1572471.1572485 (PDF).
- ↑ J. Lienig, M. Dietrich (Hrsg.): Entwurf integrierter 3D-Systeme der Elektronik. Springer, 2012, ISBN 978-3-642-30571-9, S. 10–11, doi:10.1007/978-3-642-30572-6.