„Streaming SIMD Extensions 5“ – Versionsunterschied
| [gesichtete Version] | [gesichtete Version] |
Inhalt gelöscht Inhalt hinzugefügt
Änderung 168939212 von 77.20.251.186 rückgängig gemacht; |
K Linkupdate |
||
Zeile 1:
'''SSE5''' (''Streaming [[SIMD]] Extensions 5'') war eine geplante [[Befehlssatz]]erweiterung von [[AMD]] für [[X86-Prozessor|x86]]-Prozessoren. Sie umfasste 47 Befehle, die vor allem zur Beschleunigung bestimmter Algorithmen, beispielsweise [[Schnelle Fourier-Transformation|FFT]], [[Diskrete Kosinustransformation|DCT]] oder der Verschlüsselung mit [[Advanced Encryption Standard|AES]], geeignet sein sollten. Unter anderem enthielt SSE5 so genannte Drei-Operanden-Befehle, die das Rechenergebnis nicht in einem der beiden Ursprungsregister, sondern in einem dritten abspeichern, was potenziell zu weniger Maschinenbefehlen im Programmcode und somit zu einer höheren Ausführungsgeschwindigkeit führt.<ref>{{Internetquelle | url=http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1188466382 | titel=AMDs Bulldozer mit SSE5 – Planet 3DNow! – Das Online-Magazin für den AMD-User | werk=planet3dnow.de | zugriff=2011-07-26 }}</ref> Die Befehle selbst fußten auf 128 Bit breiten Operanden und konnten somit unter anderem mit bis zu vier 32-Bit-Werten gleichzeitig arbeiten. AMD plante, eine SSE5-Recheneinheit im [[AMD Bulldozer|Bulldozer]]-Kern einzubauen.
Noch vor Einführung der Bulldozer-Architektur disponierte AMD jedoch um.<ref name="forums.amd.com">[http://forums.amd.com/devblog/blogpost.cfm?threadid=112934&catid=208 AMD Techblog, ''Striking a Balance – AMD Developer Central'', vom 6. Mai 2009]</ref> Zuerst gab AMD bekannt, Bulldozer auf mindestens 2011 zu verschieben,<ref>{{Internetquelle | url=http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1236350497 | titel=AMD bestätigt: Bulldozer Architektur auf 2011 verschoben – Planet 3DNow! – Das Online-Magazin für den AMD-User | werk=planet3dnow.de | zugriff=2011-07-26 }}</ref> was nach dem ursprünglichen Zeitplan 2009 und der vormaligen Verschiebung auf 2010 immerhin ein weiteres Jahr Verzug bedeutete. Am 6. Mai 2009 gab AMD in seinem Techblog bekannt, dass SSE5 in der ursprünglichen Version gestrichen sei. Stattdessen habe man Intels kommendes SIMD-Modell [[Advanced Vector Extensions|AVX]] übernommen, das statt 128 Bit breite Register (wie bei SSE5 vorgesehen) nun 256 Bit breite Register bereitstellen kann. Offenbar wollte man nicht ein zweites [[3DNow|3DNow!]]-Desaster erleben. Damals (1998) hatte AMD schon einmal versucht, eine eigene, zu Intel inkompatible SIMD-Erweiterung zu etablieren, welche sich gegen Intels SSE jedoch nicht durchsetzen konnte.
In der ursprünglichen Fassung<ref>[http://softwarecommunity.intel.com/isn/downloads/intelavx/Intel-AVX-Programming-Reference-31943302.pdf, ''Intel AVX Programming Reference'', März 2008]</ref> der Spezifikationen enthielt Intels AVX [[Fused multiply-add|FMA-Operationen]] in der 4-Operanden-Form ([[FMA x86|FMA4]]). AMD übernahm diese Spezifikation. In der neuesten Intel-AVX-Spezifikation vom Januar 2009<ref>[http://software.intel.com/file/10069, ''Intel Advanced Vector Extensions Programming Reference'', Januar 2009]</ref> ist von FMA4 jedoch nichts mehr zu lesen. AMD wird die neuen FMA3-Befehle ebenfalls unterstützen, wird die ursprünglich geplanten FMA4-Befehle deswegen aber nicht streichen und diese weiterhin zur Verfügung stellen.<ref>{{Internetquelle | url=http://www.planet3dnow.de/vbulletin/showthread.php?t=362353 | titel=AMDs SSE5 ist tot – lang lebe AVX – Prozessoren – Planet 3DNow! Forum | werk=planet3dnow.de | zugriff=2011-07-26 }}</ref>
| |||