„Instruction Systolic Array“ – Versionsunterschied
| [gesichtete Version] | [gesichtete Version] |
Inhalt gelöscht Inhalt hinzugefügt
K Linkfix nach Artikelverschiebung mit AWB |
Aka (Diskussion | Beiträge) K →Literatur: Halbgeviertstrich | Weblinks im Text |
||
| Zeile 2: | Zeile 2: | ||
== Literatur == |
== Literatur == |
||
* H.W. Lang: ''The Instruction Systolic Array, a Parallel Architecture for VLSI.'' Integration, the VLSI Journal 4, |
* H.W. Lang: ''The Instruction Systolic Array, a Parallel Architecture for VLSI.'' Integration, the VLSI Journal 4, 65–74 (1986) |
||
== Weblinks == |
== Weblinks == |
||
Version vom 29. August 2018, 18:36 Uhr
Ein Instruction Systolic Array (ISA) ist im Gegensatz zum Systolischen Array ein gitterartig verbundenes Netzwerk von einfachsten Berechnungseinheiten (Prozessoren), das dadurch gekennzeichnet ist, dass die Befehle von einer Ecke in synchronen Wellen (systolisch) hindurchgepumpt werden, nach dem Prinzip Single Instruction Multiple Data (SIMD). Ein ISA ist eine einfache und daher bei Berechnungen besonders schnelle Architektur. Die Schwierigkeit dabei ist die Programmierung geeigneter Algorithmen.
Literatur
- H.W. Lang: The Instruction Systolic Array, a Parallel Architecture for VLSI. Integration, the VLSI Journal 4, 65–74 (1986)