„Current Mode Logic“ – Versionsunterschied
| [gesichtete Version] | [gesichtete Version] |
Wdwd (Diskussion | Beiträge) TMDS als Anwendung erwähnt. |
Pemu (Diskussion | Beiträge) K Halt, stehenbleiben – Impedanzkontrolle! |
||
| Zeile 2: | Zeile 2: | ||
Bei dem englischen Begriff {{lang|en|'''Current Mode Logic'''}} (kurz: '''CML''', dt. ''Stromschaltlogik''), auch {{lang|en|'''Source Coupled Logic'''}} (kurz: '''SCL''', dt. in etwa ''[[Feldeffekttransistor|Source]]-gekoppelte Logik''), handelt es sich in der [[Digitaltechnik]] um einen Schnittstellen-[[Standard]] für kabelbasierende Hochgeschwindigkeits-[[Datenübertragung]]en mit [[Bitrate]]n zwischen 312,5 MBit/s bis 12,5 GBit/s. CML ist mit dem Übertragungsstandard [[Low Voltage Differential Signaling]] (LVDS) vergleichbar, weist allerdings für die verwendeten [[Kupferkabel]] einen fix definierten [[Leitungswellenwiderstand]] von 50 Ω auf.<ref name="an291"/> CML ist standardisiert im [[JEDEC]]-Standard JESD204.<ref name="JESD204"/> |
Bei dem englischen Begriff {{lang|en|'''Current Mode Logic'''}} (kurz: '''CML''', dt. ''Stromschaltlogik''), auch {{lang|en|'''Source Coupled Logic'''}} (kurz: '''SCL''', dt. in etwa ''[[Feldeffekttransistor|Source]]-gekoppelte Logik''), handelt es sich in der [[Digitaltechnik]] um einen Schnittstellen-[[Standard]] für kabelbasierende Hochgeschwindigkeits-[[Datenübertragung]]en mit [[Bitrate]]n zwischen 312,5 MBit/s bis 12,5 GBit/s. CML ist mit dem Übertragungsstandard [[Low Voltage Differential Signaling]] (LVDS) vergleichbar, weist allerdings für die verwendeten [[Kupferkabel]] einen fix definierten [[Leitungswellenwiderstand]] von 50 Ω auf.<ref name="an291"/> CML ist standardisiert im [[JEDEC]]-Standard JESD204.<ref name="JESD204"/> |
||
Im Rahmen von Netzwerkprotokollschicht-Modellen beschreibt CML die unterste [[OSI-Modell#Schicht 1 – Bitübertragungsschicht|physische Bitübertragungsschicht]], nicht die darauf aufsetzenden höheren [[Protokoll]]-Schichten. CML findet Einsatz unter anderem bei [[Digital-Analog-Umsetzer]]n und [[Analog-Digital-Umsetzer]]n mit hohen [[Datenrate]]n zur Datenanbindung an digitale Logikschaltungen wie [[Field Programmable Gate Array]]s (FPGAs).<ref name="surv1"/> Weitere Anwendungen sind Schnittstellen, die auf dem [[Transition-Minimized Differential Signaling]] (TMDS) basieren. Beispiele dafür sind [[Digital Visual Interface]] (DVI) und [[High-Definition Multimedia Interface]] (HDMI).<ref name="sili1"/> CML verwendet eine [[differenzielle Übertragung]] auf Leitungen definierter [[Wellenimpedanz]]. Als aktive Bauelemente kommen [[Bipolartransistor]]en im linearen Betriebsbereich zum Einsatz; die Spannungsdifferenz zwischen den beiden Leitungen beträgt im Nennwert 800 mV. |
|||
== Einzelnachweise == |
== Einzelnachweise == |
||
Version vom 9. Dezember 2015, 13:02 Uhr
Bei dem englischen Begriff Current Mode Logic (kurz: CML, dt. Stromschaltlogik), auch Source Coupled Logic (kurz: SCL, dt. in etwa Source-gekoppelte Logik), handelt es sich in der Digitaltechnik um einen Schnittstellen-Standard für kabelbasierende Hochgeschwindigkeits-Datenübertragungen mit Bitraten zwischen 312,5 MBit/s bis 12,5 GBit/s. CML ist mit dem Übertragungsstandard Low Voltage Differential Signaling (LVDS) vergleichbar, weist allerdings für die verwendeten Kupferkabel einen fix definierten Leitungswellenwiderstand von 50 Ω auf.[1] CML ist standardisiert im JEDEC-Standard JESD204.[2]
Im Rahmen von Netzwerkprotokollschicht-Modellen beschreibt CML die unterste physische Bitübertragungsschicht, nicht die darauf aufsetzenden höheren Protokoll-Schichten. CML findet Einsatz unter anderem bei Digital-Analog-Umsetzern und Analog-Digital-Umsetzern mit hohen Datenraten zur Datenanbindung an digitale Logikschaltungen wie Field Programmable Gate Arrays (FPGAs).[3] Weitere Anwendungen sind Schnittstellen, die auf dem Transition-Minimized Differential Signaling (TMDS) basieren. Beispiele dafür sind Digital Visual Interface (DVI) und High-Definition Multimedia Interface (HDMI).[4] CML verwendet eine differenzielle Übertragung auf Leitungen definierter Wellenimpedanz. Als aktive Bauelemente kommen Bipolartransistoren im linearen Betriebsbereich zum Einsatz; die Spannungsdifferenz zwischen den beiden Leitungen beträgt im Nennwert 800 mV.
Einzelnachweise
- ↑ Introduction to LVDS, PECL, and CML (HFAN-1.0). Maxim Integrated Circuits, April 2008, abgerufen am 30. April 2014.
- ↑ Serial Interface for Data Converters, JEDEC-Standard JESD204. JEDEC, April 2006, abgerufen am 30. April 2014 (beschränkter Zugang).
- ↑ JESD204B Survival Guide. Analog Devices - Technical Article, abgerufen am 30. April 2014.
- ↑ Digital Visual Interface & TMDS Extensions, White Paper. Silicon Image, 2004, abgerufen am 19. Februar 2015.