„Current Mode Logic“ – Versionsunterschied
| [gesichtete Version] | [gesichtete Version] |
Wdwd (Diskussion | Beiträge) K Wdwd verschob die Seite Benutzer:Wdwd/Work nach Current Mode Logic, ohne dabei eine Weiterleitung anzulegen: Von BNR in ANR |
Wdwd (Diskussion | Beiträge) K -Baustelle |
||
| Zeile 1: | Zeile 1: | ||
{{Baustelle}} |
|||
[[Datei:CML output stage.svg|thumb|right|Eine Ausgangsstufe in CML]] |
[[Datei:CML output stage.svg|thumb|right|Eine Ausgangsstufe in CML]] |
||
Bei dem englischen Begriff {{lang|en|'''Current Mode Logic'''}} (kurz: '''CML'''), auch {{lang|en|'''Source Coupled Logic'''}} (kurz: '''SCL'''), dt. in etwa ''stromgekoppelte Logik'', handelt es sich in der [[Digitaltechnik]] um einen Schnittstellen-[[Standard]] für kabelbasierende Hochgeschwindigkeits-[[Datenübertragung]]en mit [[Bitrate]]n zwischen 312,5 MBit/s bis 12,5 GBit/s. CML ist mit dem Übertragungsstandard [[Low Voltage Differential Signaling]] (LVDS) vergleichbar, weist allerdings für die verwendeten [[Kupferkabel]]n einen fix definierten [[Leitungswellenwiderstand]] von 50 Ω auf.<ref name="an291"/> CML ist standardisiert im [[JEDEC]]-Standard JESD204.<ref name="JESD204"/> |
Bei dem englischen Begriff {{lang|en|'''Current Mode Logic'''}} (kurz: '''CML'''), auch {{lang|en|'''Source Coupled Logic'''}} (kurz: '''SCL'''), dt. in etwa ''stromgekoppelte Logik'', handelt es sich in der [[Digitaltechnik]] um einen Schnittstellen-[[Standard]] für kabelbasierende Hochgeschwindigkeits-[[Datenübertragung]]en mit [[Bitrate]]n zwischen 312,5 MBit/s bis 12,5 GBit/s. CML ist mit dem Übertragungsstandard [[Low Voltage Differential Signaling]] (LVDS) vergleichbar, weist allerdings für die verwendeten [[Kupferkabel]]n einen fix definierten [[Leitungswellenwiderstand]] von 50 Ω auf.<ref name="an291"/> CML ist standardisiert im [[JEDEC]]-Standard JESD204.<ref name="JESD204"/> |
||
| Zeile 12: | Zeile 11: | ||
</references> |
</references> |
||
[[ |
[[Kategorie:Schnittstelle (Hardware)]] |
||
[[ |
[[Kategorie:Peripheriebus (extern)]] |
||
Version vom 30. April 2014, 20:59 Uhr
Bei dem englischen Begriff Current Mode Logic (kurz: CML), auch Source Coupled Logic (kurz: SCL), dt. in etwa stromgekoppelte Logik, handelt es sich in der Digitaltechnik um einen Schnittstellen-Standard für kabelbasierende Hochgeschwindigkeits-Datenübertragungen mit Bitraten zwischen 312,5 MBit/s bis 12,5 GBit/s. CML ist mit dem Übertragungsstandard Low Voltage Differential Signaling (LVDS) vergleichbar, weist allerdings für die verwendeten Kupferkabeln einen fix definierten Leitungswellenwiderstand von 50 Ω auf.[1] CML ist standardisiert im JEDEC-Standard JESD204.[2]
CML beschreibt die physische Bitübertragungsschicht, nicht die höheren darauf aufsetzenden Protokoll-Schichten, und wird unter anderem bei Digital-Analog-Umsetzern und Analog-Digital-Umsetzern mit hohen Bandbreiten zur Datenanbindung an digitale Logikschaltungen wie Field Programmable Gate Arrays (FPGAs) verwendet.[3] CML verwendet eine impedanzkontrollierte, differenzielle Übertragung, als aktive Bauelemente kommen Bipolartransistoren im linearen Betriebsbereich zum Einsatz, die Spannungsdifferenz zwischen den beiden Leitungen beträgt im Nennwert 800 mV.
Einzelnachweise
- ↑ Introduction to LVDS, PECL, and CML (HFAN-1.0). Maxim Integrated Circuits, April 2008, abgerufen am 30. April 2014.
- ↑ Serial Interface for Data Converters, JEDEC-Standard JESD204. JEDEC, April 2006, abgerufen am 30. April 2014 (beschränkter Zugang).
- ↑ JESD204B Survival Guide. Analog Devices - Technical Article, abgerufen am 30. April 2014.