StrongARM
 |
Aquest és un article traduït amb mancances. |
El microprocessador StrongARM és una versió més ràpida del disseny del ARM. Va ser fruit de la col·laboració el 1995 entre Advanced RISC Machines i Digital Equipment Corp.
DEC fabricar diversos microprocessadors StrongARM basats en el nuclis de processador RISC a 32 bits, que s'utilitzaven en terminals de xarxes. A finals de l'any 1997, Intel va comprar la tecnologia StrongARM, i poc després anunciava la seva intenció d'utilitzar els processadors de StrongARM en dispositius personals i llavors emergents PDA. Va ser substituït pel Intel XScale.
Història
El StrongARM va ser una col·laboració entre Digital i Advanced RISC Machines per crear una CPU més ràpida obtinguda a partir de (però no totalment compatible amb) la línia existent de processadors ARM . El StrongARM es va dissenyar amb el mercat objectiu de la gamma alta de sistemes embeguts de baix consum, on els usuaris necessiten més prestacions de la qual un ARM pot proporcionar i que fos capaç d'acceptar més suport extern. Els dispositius preferents van ser les PDA si els set-top box (dispositius que afegeixen funcionalitat al TV com accés a Internet o canals digitals).
El projecte es va posar en marxa el 1995, i ràpidament va llançar el seu primer producte, el SA-100 . Aquest va ser incorporat immediatament en les noves versions del Apple Newton, el Acorn Risc PC, el sistema d'edició de vídeo Eidos Òptima, i molts altres dispositius.
Digital Semiconductor, la divisió de xips de DEC va ser posteriorment venuda a Intel el 1997 com a part d'un acord legal. Intel utilitzar el StrongARM per reemplaçar la seva agonitzant línia de microprocessadors RISC, els Intel i860 i Intel i960. Va ser succeït pel Intel XScale.
Descripció
La família StrongARM eren versions més ràpides dels microprocessadors ARM però amb algunes diferències en el conjunt d'instruccions. Amb una velocitat de rellotge de 206 MHz podien realitzar més de 235 MIPS (1,14 MIPS/MHz). Això va causar una limitada compatibilitat amb l'anterior família de processadors ARM, a causa dels seus caixets separades per a dades i instruccions, el que causava fallades en el codi automodificable. Aquestes prestacions van ser posteriorment incloses en algunes arquitectures ARMv4 (principalment el ARM/Texas Instruments ARM925). El StrongARM té una instrucció "invalidate cache line" per dir-li a la CPU que ha de rellegir de la memòria principal. Aquesta situació passa rarament en el programari comú, i els StrongARM no són els únics processadors que han realitzat el mateix sacrifici. El Motorola 68020, per exemple, va causar similars problemes de compatibilitat amb el software dissenyat per als anteriors models Motorola 68000 i Motorola 68010.
El StrongARM es va dissenyar amb una memòria lenta en ment (i per això més barata i de menor cost de fabricació). El StrongARM té un conjunt de 32 adreces de memòria cau associatives que treballen amb adreces virtuals. L'alt conjunt associable permet un major rendiment que els dissenys competidors, i l'ús d'adreces virtuals permet a la memòria el fet de poder ser escorcollada i vuidada simultàniament. Un buffer d'escriptura permet que l'escriptura a la memòria principal es realitzi sense l'atenció de la CPU, incrementant l'eficàcia del disseny.
El SA-100 va ser el primer membre de la família, seguit pel SA-110 i el SA-1110.