Transactional Synchronization Extensions - Versionsgeschichte

Leyo: falsches Minuszeichen durch Halbgeviertstrich ersetzt

2025-06-01T23:35:52Z

falsches Minuszeichen durch Halbgeviertstrich ersetzt

← Nächstältere Version		Version vom 2. Juni 2025, 01:35 Uhr
Zeile 1:		Zeile 1:
	Die '''Transactional Synchronization Extensions − New Instructions''' ('''TSX−NI''' oder meistens nur '''TSX''') sind Erweiterungen der x86-Architektur um [[Transaktionaler Speicher\|Transaktionalen Speicher]], womit die Ausführung paralleler Software beschleunigt werden kann.<ref>		Die '''Transactional Synchronization Extensions – New Instructions''' ('''TSX−NI''' oder meistens nur '''TSX''') sind Erweiterungen der x86-Architektur um [[Transaktionaler Speicher\|Transaktionalen Speicher]], womit die Ausführung paralleler Software beschleunigt werden kann.<ref>
	{{cite web		{{cite web
	\| url = http://pages.cs.wisc.edu/~rajwar/papers/SC13_TSX.pdf		\| url = http://pages.cs.wisc.edu/~rajwar/papers/SC13_TSX.pdf

84.119.16.74: Nicht Datenbanken generell, sondern In-Memory-Datenbanken.

2024-10-09T07:17:22Z

Nicht Datenbanken generell, sondern In-Memory-Datenbanken.

← Nächstältere Version		Version vom 9. Oktober 2024, 09:17 Uhr
Zeile 21:		Zeile 21:
	Mittels TSX wird nun, wenn die Software dahingehend überarbeitet wurde, Code wirklich parallel ausgeführt, wobei die sich ergebenden Abhängigkeiten automatisch ermittelt werden und gefundene Abhängigkeiten erneut berechnet werden. Bisher musste Software in [[Prozess (Informatik)\|Prozesse]] oder [[User-Thread\|Threads]] aufgeteilt werden, um parallel ausgeführt werden zu können. Abhängigkeiten mussten bei der Programmierung berücksichtigt werden. Nun werden die zusammenhängenden Codebereiche gekennzeichnet. Den Rest erledigt TSX automatisch, wenn mehrere Codebereiche interagieren.		Mittels TSX wird nun, wenn die Software dahingehend überarbeitet wurde, Code wirklich parallel ausgeführt, wobei die sich ergebenden Abhängigkeiten automatisch ermittelt werden und gefundene Abhängigkeiten erneut berechnet werden. Bisher musste Software in [[Prozess (Informatik)\|Prozesse]] oder [[User-Thread\|Threads]] aufgeteilt werden, um parallel ausgeführt werden zu können. Abhängigkeiten mussten bei der Programmierung berücksichtigt werden. Nun werden die zusammenhängenden Codebereiche gekennzeichnet. Den Rest erledigt TSX automatisch, wenn mehrere Codebereiche interagieren.

	In Benchmarks wurde ermittelt, dass die Geschwindigkeit von [[Datenbank]]en mit TSX um ein Mehrfaches gesteigert wurde.<ref>{{cite web		In Benchmarks wurde ermittelt, dass die Geschwindigkeit von [[In-Memory-Datenbank]]en mit TSX um ein Mehrfaches gesteigert wurde.<ref>{{cite web
	\| url = http://software.intel.com/sites/default/files/managed/4d/2a/hpca_TSX.pdf		\| url = http://software.intel.com/sites/default/files/managed/4d/2a/hpca_TSX.pdf
	\| title = Improving In-Memory Database Index Performance with Intel Transactional Synchronization Extensions		\| title = Improving In-Memory Database Index Performance with Intel Transactional Synchronization Extensions

Rhinux: Mutex Link erstellt

2024-03-09T21:10:12Z

Mutex Link erstellt

← Nächstältere Version		Version vom 9. März 2024, 23:10 Uhr
Zeile 15:		Zeile 15:

	== Funktion ==		== Funktion ==
	TSX stellt zwei Schnittstellen zur Verfügung, um Code für parallele Abarbeitung zu erzeugen. Zunächst existiert mit ''Hardware Lock Elision'' (''HLE'') eine Schnittstelle zu Prozessoren, die nicht über TSX verfügen. Das geschieht, indem die Instruktionen zum Verriegeln und Entriegeln eines Mutex so modifiziert werden, dass sie auf TSX-fähigen CPUs HLE nutzen, auf nicht TSX-fähigen CPUs aber diese Modifikationen ignoriert werden und sich das Mutex klassisch wie ein exklusives Mutex verhält. Mit ''Restricted Transactional Memory'' (''RTM'') wird eine neue Befehlssatzerweiterung eingeführt, um effizienteren Code zu erzeugen.		TSX stellt zwei Schnittstellen zur Verfügung, um Code für parallele Abarbeitung zu erzeugen. Zunächst existiert mit ''Hardware Lock Elision'' (''HLE'') eine Schnittstelle zu Prozessoren, die nicht über TSX verfügen. Das geschieht, indem die Instruktionen zum Verriegeln und Entriegeln eines [[Mutex]] so modifiziert werden, dass sie auf TSX-fähigen CPUs HLE nutzen, auf nicht TSX-fähigen CPUs aber diese Modifikationen ignoriert werden und sich das Mutex klassisch wie ein exklusives Mutex verhält. Mit ''Restricted Transactional Memory'' (''RTM'') wird eine neue Befehlssatzerweiterung eingeführt, um effizienteren Code zu erzeugen.

	Im Hauptspeicher werden Regionen definiert, in denen einerseits Berechnungen ausgeführt und Ergebnisse abgespeichert werden, in die andererseits fallweise aber auch Ergebnisse aus anderen Berechnungen geschrieben werden. Wird nun tatsächlich ein Ergebnis einer fremden Berechnung in so eine definierte Region abgespeichert, so werden die zuvor daraus ermittelten Ergebnisse verworfen und die Berechnungen erneut ausgeführt. Sämtliche derartige Berechnungen sind daher zunächst spekulativ ([[Speculative execution]]) und bringen erst im Zeitverlauf ein valides Ergebnis.		Im Hauptspeicher werden Regionen definiert, in denen einerseits Berechnungen ausgeführt und Ergebnisse abgespeichert werden, in die andererseits fallweise aber auch Ergebnisse aus anderen Berechnungen geschrieben werden. Wird nun tatsächlich ein Ergebnis einer fremden Berechnung in so eine definierte Region abgespeichert, so werden die zuvor daraus ermittelten Ergebnisse verworfen und die Berechnungen erneut ausgeführt. Sämtliche derartige Berechnungen sind daher zunächst spekulativ ([[Speculative execution]]) und bringen erst im Zeitverlauf ein valides Ergebnis.

AltesHasenhaus: /* Funktion */ Wikilink

2021-10-15T03:28:16Z

Funktion: Wikilink

← Nächstältere Version		Version vom 15. Oktober 2021, 05:28 Uhr
Zeile 21:		Zeile 21:
	Mittels TSX wird nun, wenn die Software dahingehend überarbeitet wurde, Code wirklich parallel ausgeführt, wobei die sich ergebenden Abhängigkeiten automatisch ermittelt werden und gefundene Abhängigkeiten erneut berechnet werden. Bisher musste Software in [[Prozess (Informatik)\|Prozesse]] oder [[User-Thread\|Threads]] aufgeteilt werden, um parallel ausgeführt werden zu können. Abhängigkeiten mussten bei der Programmierung berücksichtigt werden. Nun werden die zusammenhängenden Codebereiche gekennzeichnet. Den Rest erledigt TSX automatisch, wenn mehrere Codebereiche interagieren.		Mittels TSX wird nun, wenn die Software dahingehend überarbeitet wurde, Code wirklich parallel ausgeführt, wobei die sich ergebenden Abhängigkeiten automatisch ermittelt werden und gefundene Abhängigkeiten erneut berechnet werden. Bisher musste Software in [[Prozess (Informatik)\|Prozesse]] oder [[User-Thread\|Threads]] aufgeteilt werden, um parallel ausgeführt werden zu können. Abhängigkeiten mussten bei der Programmierung berücksichtigt werden. Nun werden die zusammenhängenden Codebereiche gekennzeichnet. Den Rest erledigt TSX automatisch, wenn mehrere Codebereiche interagieren.

	In Benchmarks wurde ermittelt, dass die Geschwindigkeit von ~~Datenbanken~~ mit TSX um ein Mehrfaches gesteigert wurde.<ref>{{cite web		In Benchmarks wurde ermittelt, dass die Geschwindigkeit von [[Datenbank]]en mit TSX um ein Mehrfaches gesteigert wurde.<ref>{{cite web
	\| url = http://software.intel.com/sites/default/files/managed/4d/2a/hpca_TSX.pdf		\| url = http://software.intel.com/sites/default/files/managed/4d/2a/hpca_TSX.pdf
	\| title = Improving In-Memory Database Index Performance with Intel Transactional Synchronization Extensions		\| title = Improving In-Memory Database Index Performance with Intel Transactional Synchronization Extensions

AltesHasenhaus: /* Funktion */

2021-10-15T03:23:05Z

Funktion

← Nächstältere Version		Version vom 15. Oktober 2021, 05:23 Uhr
Zeile 21:		Zeile 21:
	Mittels TSX wird nun, wenn die Software dahingehend überarbeitet wurde, Code wirklich parallel ausgeführt, wobei die sich ergebenden Abhängigkeiten automatisch ermittelt werden und gefundene Abhängigkeiten erneut berechnet werden. Bisher musste Software in [[Prozess (Informatik)\|Prozesse]] oder [[User-Thread\|Threads]] aufgeteilt werden, um parallel ausgeführt werden zu können. Abhängigkeiten mussten bei der Programmierung berücksichtigt werden. Nun werden die zusammenhängenden Codebereiche gekennzeichnet. Den Rest erledigt TSX automatisch, wenn mehrere Codebereiche interagieren.		Mittels TSX wird nun, wenn die Software dahingehend überarbeitet wurde, Code wirklich parallel ausgeführt, wobei die sich ergebenden Abhängigkeiten automatisch ermittelt werden und gefundene Abhängigkeiten erneut berechnet werden. Bisher musste Software in [[Prozess (Informatik)\|Prozesse]] oder [[User-Thread\|Threads]] aufgeteilt werden, um parallel ausgeführt werden zu können. Abhängigkeiten mussten bei der Programmierung berücksichtigt werden. Nun werden die zusammenhängenden Codebereiche gekennzeichnet. Den Rest erledigt TSX automatisch, wenn mehrere Codebereiche interagieren.

	In Benchmarks wurde ermittelt, dass die ~~Datenbank-~~Geschwindigkeit mit TSX um ein Mehrfaches gesteigert wurde.<ref>{{cite web		In Benchmarks wurde ermittelt, dass die Geschwindigkeit von Datenbanken mit TSX um ein Mehrfaches gesteigert wurde.<ref>{{cite web
	\| url = http://software.intel.com/sites/default/files/managed/4d/2a/hpca_TSX.pdf		\| url = http://software.intel.com/sites/default/files/managed/4d/2a/hpca_TSX.pdf
	\| title = Improving In-Memory Database Index Performance with Intel Transactional Synchronization Extensions		\| title = Improving In-Memory Database Index Performance with Intel Transactional Synchronization Extensions

AltesHasenhaus: /* Funktion */

2021-10-15T03:15:50Z

Funktion

← Nächstältere Version		Version vom 15. Oktober 2021, 05:15 Uhr
Zeile 21:		Zeile 21:
	Mittels TSX wird nun, wenn die Software dahingehend überarbeitet wurde, Code wirklich parallel ausgeführt, wobei die sich ergebenden Abhängigkeiten automatisch ermittelt werden und gefundene Abhängigkeiten erneut berechnet werden. Bisher musste Software in [[Prozess (Informatik)\|Prozesse]] oder [[User-Thread\|Threads]] aufgeteilt werden, um parallel ausgeführt werden zu können. Abhängigkeiten mussten bei der Programmierung berücksichtigt werden. Nun werden die zusammenhängenden Codebereiche gekennzeichnet. Den Rest erledigt TSX automatisch, wenn mehrere Codebereiche interagieren.		Mittels TSX wird nun, wenn die Software dahingehend überarbeitet wurde, Code wirklich parallel ausgeführt, wobei die sich ergebenden Abhängigkeiten automatisch ermittelt werden und gefundene Abhängigkeiten erneut berechnet werden. Bisher musste Software in [[Prozess (Informatik)\|Prozesse]] oder [[User-Thread\|Threads]] aufgeteilt werden, um parallel ausgeführt werden zu können. Abhängigkeiten mussten bei der Programmierung berücksichtigt werden. Nun werden die zusammenhängenden Codebereiche gekennzeichnet. Den Rest erledigt TSX automatisch, wenn mehrere Codebereiche interagieren.

	In Benchmarks ~~zeigte~~ ~~sich~~, dass die Datenbank-Geschwindigkeit ~~zum~~ ~~Teil~~ um ein Mehrfaches gesteigert ~~werden kann~~.<ref>{{cite web		In Benchmarks wurde ermittelt, dass die Datenbank-Geschwindigkeit mit TSX um ein Mehrfaches gesteigert wurde.<ref>{{cite web
	\| url = http://software.intel.com/sites/default/files/managed/4d/2a/hpca_TSX.pdf		\| url = http://software.intel.com/sites/default/files/managed/4d/2a/hpca_TSX.pdf
	\| title = Improving In-Memory Database Index Performance with Intel Transactional Synchronization Extensions		\| title = Improving In-Memory Database Index Performance with Intel Transactional Synchronization Extensions

AltesHasenhaus: /* Funktion */ Refresh ist auch betroffen, zudem habe ich einen mangelhaften Satz berichtet.

2021-10-15T03:04:31Z

Funktion: Refresh ist auch betroffen, zudem habe ich einen mangelhaften Satz berichtet.

← Nächstältere Version		Version vom 15. Oktober 2021, 05:04 Uhr
Zeile 12:		Zeile 12:

	== Verbreitung ==		== Verbreitung ==
	TSX wurde im Februar 2012 offiziell vorgestellt und im Juni 2013 erstmals in ausgewählten Prozessoren der Haswell-Architektur ausgeliefert. Mit Broadwell und Skylake fand TSX auch Eingang in Desktop-Prozessoren. Aufgrund eines Fehlers im Microcode wurde TSX aber bei zahlreichen Modellen der Haswell- und Broadwell-Architektur via UEFI-Update nachträglich deaktiviert. Die Version aus der [[Intel-Skylake-Mikroarchitektur\|Skylake-Architektur]] wurde hingegen ohne Änderung auch in der [[Intel-Kaby-Lake-Mikroarchitektur\|Kaby-Lake-Architektur]] weiterverwendet und ist seither bei hochwertigen Intel-Core-Modellen verfügbar. Im Juni 2021 gab Intel bekannt, per Microcode-Update TSX bei Prozessoren von Skylake bis Coffee-Lake-Architektur zu deaktivieren.<ref>{{Internetquelle \|url=https://www.phoronix.com/scan.php?page=news_item&px=Intel-TSX-Off-New-Microcode \|titel=Intel To Disable TSX By Default On More CPUs With New Microcode - Phoronix \|abruf=2021-07-02}}</ref> Ein weiteres Update, welches TSX in Zukunft wieder aktiviert, soll es nur für Prozessoren mit Coffee-Lake-Refresh-Architektur und höher geben.<ref>{{Internetquelle \|autor=heise online \|url=https://www.heise.de/news/Firmware-Abschaltung-Intel-deaktiviert-TSX-bei-vielen-Prozessoren-6123952.html \|titel=Firmware-Abschaltung: Intel deaktiviert TSX bei vielen Prozessoren \|sprache=de \|abruf=2021-07-02}}</ref>		TSX wurde im Februar 2012 offiziell vorgestellt und im Juni 2013 erstmals in ausgewählten Prozessoren der Haswell-Architektur ausgeliefert. Mit Broadwell und Skylake fand TSX auch Eingang in Desktop-Prozessoren. Aufgrund eines Fehlers im Microcode wurde TSX aber bei zahlreichen Modellen der Haswell- und Broadwell-Architektur via UEFI-Update nachträglich deaktiviert. Die Version aus der [[Intel-Skylake-Mikroarchitektur\|Skylake-Architektur]] wurde hingegen ohne Änderung auch in der [[Intel-Kaby-Lake-Mikroarchitektur\|Kaby-Lake-Architektur]] weiterverwendet und ist seither bei hochwertigen Intel-Core-Modellen verfügbar. Im Juni 2021 gab Intel bekannt, per Microcode-Update TSX bei Prozessoren von Skylake bis Coffee-Lake-Refresh-Architektur zu deaktivieren.<ref>{{Internetquelle \|url=https://www.phoronix.com/scan.php?page=news_item&px=Intel-TSX-Off-New-Microcode \|titel=Intel To Disable TSX By Default On More CPUs With New Microcode - Phoronix \|abruf=2021-07-02}}</ref> Ein weiteres Update, welches TSX in Zukunft wieder aktiviert, soll es nur für Prozessoren mit Coffee-Lake-Refresh-Architektur und höher geben.<ref>{{Internetquelle \|autor=heise online \|url=https://www.heise.de/news/Firmware-Abschaltung-Intel-deaktiviert-TSX-bei-vielen-Prozessoren-6123952.html \|titel=Firmware-Abschaltung: Intel deaktiviert TSX bei vielen Prozessoren \|sprache=de \|abruf=2021-07-02}}</ref>

	== Funktion ==		== Funktion ==
Zeile 21:		Zeile 21:
	Mittels TSX wird nun, wenn die Software dahingehend überarbeitet wurde, Code wirklich parallel ausgeführt, wobei die sich ergebenden Abhängigkeiten automatisch ermittelt werden und gefundene Abhängigkeiten erneut berechnet werden. Bisher musste Software in [[Prozess (Informatik)\|Prozesse]] oder [[User-Thread\|Threads]] aufgeteilt werden, um parallel ausgeführt werden zu können. Abhängigkeiten mussten bei der Programmierung berücksichtigt werden. Nun werden die zusammenhängenden Codebereiche gekennzeichnet. Den Rest erledigt TSX automatisch, wenn mehrere Codebereiche interagieren.		Mittels TSX wird nun, wenn die Software dahingehend überarbeitet wurde, Code wirklich parallel ausgeführt, wobei die sich ergebenden Abhängigkeiten automatisch ermittelt werden und gefundene Abhängigkeiten erneut berechnet werden. Bisher musste Software in [[Prozess (Informatik)\|Prozesse]] oder [[User-Thread\|Threads]] aufgeteilt werden, um parallel ausgeführt werden zu können. Abhängigkeiten mussten bei der Programmierung berücksichtigt werden. Nun werden die zusammenhängenden Codebereiche gekennzeichnet. Den Rest erledigt TSX automatisch, wenn mehrere Codebereiche interagieren.

	In Benchmarks zeigte sich, dass ~~multi~~-~~threading~~ ~~fähige~~ ~~Applikationen mit TSX etwa 40 % schneller, datenintensive Anwendungen aber~~ um ein Mehrfaches ~~schneller ausgeführt~~ werden ~~können~~.<ref>{{cite web		In Benchmarks zeigte sich, dass die Datenbank-Geschwindigkeit zum Teil um ein Mehrfaches gesteigert werden kann.<ref>{{cite web
	\| url = http://software.intel.com/sites/default/files/managed/4d/2a/hpca_TSX.pdf		\| url = http://software.intel.com/sites/default/files/managed/4d/2a/hpca_TSX.pdf
	\| title = Improving In-Memory Database Index Performance with Intel Transactional Synchronization Extensions		\| title = Improving In-Memory Database Index Performance with Intel Transactional Synchronization Extensions

Koyaanisqatsi01: Komma vor „sondern“, „indem“, „wobei“ etc.

2021-09-12T10:19:13Z

Komma vor „sondern“, „indem“, „wobei“ etc.

← Nächstältere Version		Version vom 12. September 2021, 12:19 Uhr
Zeile 15:		Zeile 15:

	== Funktion ==		== Funktion ==
	TSX stellt zwei Schnittstellen zur Verfügung, um Code für parallele Abarbeitung zu erzeugen. Zunächst existiert mit ''Hardware Lock Elision'' (''HLE'') eine Schnittstelle zu Prozessoren, die nicht über TSX verfügen. Das geschieht indem die Instruktionen zum Verriegeln und Entriegeln eines Mutex so modifiziert werden, dass sie auf TSX-fähigen CPUs HLE nutzen, auf nicht TSX-fähigen CPUs aber diese Modifikationen ignoriert werden und sich das Mutex klassisch wie ein exklusives Mutex verhält. Mit ''Restricted Transactional Memory'' (''RTM'') wird eine neue Befehlssatzerweiterung eingeführt, um effizienteren Code zu erzeugen.		TSX stellt zwei Schnittstellen zur Verfügung, um Code für parallele Abarbeitung zu erzeugen. Zunächst existiert mit ''Hardware Lock Elision'' (''HLE'') eine Schnittstelle zu Prozessoren, die nicht über TSX verfügen. Das geschieht, indem die Instruktionen zum Verriegeln und Entriegeln eines Mutex so modifiziert werden, dass sie auf TSX-fähigen CPUs HLE nutzen, auf nicht TSX-fähigen CPUs aber diese Modifikationen ignoriert werden und sich das Mutex klassisch wie ein exklusives Mutex verhält. Mit ''Restricted Transactional Memory'' (''RTM'') wird eine neue Befehlssatzerweiterung eingeführt, um effizienteren Code zu erzeugen.

	Im Hauptspeicher werden Regionen definiert, in denen einerseits Berechnungen ausgeführt und Ergebnisse abgespeichert werden, in die andererseits fallweise aber auch Ergebnisse aus anderen Berechnungen geschrieben werden. Wird nun tatsächlich ein Ergebnis einer fremden Berechnung in so eine definierte Region abgespeichert, so werden die zuvor daraus ermittelten Ergebnisse verworfen und die Berechnungen erneut ausgeführt. Sämtliche derartige Berechnungen sind daher zunächst spekulativ ([[Speculative execution]]) und bringen erst im Zeitverlauf ein valides Ergebnis.		Im Hauptspeicher werden Regionen definiert, in denen einerseits Berechnungen ausgeführt und Ergebnisse abgespeichert werden, in die andererseits fallweise aber auch Ergebnisse aus anderen Berechnungen geschrieben werden. Wird nun tatsächlich ein Ergebnis einer fremden Berechnung in so eine definierte Region abgespeichert, so werden die zuvor daraus ermittelten Ergebnisse verworfen und die Berechnungen erneut ausgeführt. Sämtliche derartige Berechnungen sind daher zunächst spekulativ ([[Speculative execution]]) und bringen erst im Zeitverlauf ein valides Ergebnis.

Aka: Tippfehler entfernt, Links normiert

2021-09-07T18:59:21Z

Tippfehler entfernt, Links normiert

← Nächstältere Version		Version vom 7. September 2021, 20:59 Uhr
Zeile 12:		Zeile 12:

	== Verbreitung ==		== Verbreitung ==
	TSX wurde im Februar 2012 offiziell vorgestellt und im Juni 2013 erstmals in ausgewählten Prozessoren der Haswell-Architektur ausgeliefert. Mit Broadwell und Skylake fand TSX auch Eingang in Desktop-Prozessoren. Aufgrund eines Fehlers im Microcode wurde TSX aber bei zahlreichen Modellen der Haswell- und Broadwell-Architektur via UEFI-Update nachträglich deaktiviert. Die Version aus der [[Intel-Skylake-Mikroarchitektur\|Skylake-Architektur]] wurde hingegen ohne Änderung auch in der [[Intel-Kaby-Lake-Mikroarchitektur\|Kaby-Lake-Architektur]] weiterverwendet und ist seither bei hochwertigen Intel-Core-Modellen verfügbar. Im Juni 2021 gab Intel bekannt, per Microcode-Update TSX bei Prozessoren von Skylake bis Coffee-Lake-Architektur zu deaktivieren.<ref>{{Internetquelle \|url=https://www.phoronix.com/scan.php?page=news_item&px=Intel-TSX-Off-New-Microcode \|titel=Intel To Disable TSX By Default On More CPUs With New Microcode - Phoronix \|abruf=2021-07-02}}</ref> ~~Eine~~ weiteres Update, welches TSX in Zukunft wieder aktiviert, soll es nur für Prozessoren mit Coffee-Lake-Refresh-Architektur und höher geben.<ref>{{Internetquelle \|autor=heise online \|url=https://www.heise.de/news/Firmware-Abschaltung-Intel-deaktiviert-TSX-bei-vielen-Prozessoren-6123952.html \|titel=Firmware-Abschaltung: Intel deaktiviert TSX bei vielen Prozessoren \|sprache=de \|abruf=2021-07-02}}</ref>		TSX wurde im Februar 2012 offiziell vorgestellt und im Juni 2013 erstmals in ausgewählten Prozessoren der Haswell-Architektur ausgeliefert. Mit Broadwell und Skylake fand TSX auch Eingang in Desktop-Prozessoren. Aufgrund eines Fehlers im Microcode wurde TSX aber bei zahlreichen Modellen der Haswell- und Broadwell-Architektur via UEFI-Update nachträglich deaktiviert. Die Version aus der [[Intel-Skylake-Mikroarchitektur\|Skylake-Architektur]] wurde hingegen ohne Änderung auch in der [[Intel-Kaby-Lake-Mikroarchitektur\|Kaby-Lake-Architektur]] weiterverwendet und ist seither bei hochwertigen Intel-Core-Modellen verfügbar. Im Juni 2021 gab Intel bekannt, per Microcode-Update TSX bei Prozessoren von Skylake bis Coffee-Lake-Architektur zu deaktivieren.<ref>{{Internetquelle \|url=https://www.phoronix.com/scan.php?page=news_item&px=Intel-TSX-Off-New-Microcode \|titel=Intel To Disable TSX By Default On More CPUs With New Microcode - Phoronix \|abruf=2021-07-02}}</ref> Ein weiteres Update, welches TSX in Zukunft wieder aktiviert, soll es nur für Prozessoren mit Coffee-Lake-Refresh-Architektur und höher geben.<ref>{{Internetquelle \|autor=heise online \|url=https://www.heise.de/news/Firmware-Abschaltung-Intel-deaktiviert-TSX-bei-vielen-Prozessoren-6123952.html \|titel=Firmware-Abschaltung: Intel deaktiviert TSX bei vielen Prozessoren \|sprache=de \|abruf=2021-07-02}}</ref>

	== Funktion ==		== Funktion ==
Zeile 19:		Zeile 19:
	Im Hauptspeicher werden Regionen definiert, in denen einerseits Berechnungen ausgeführt und Ergebnisse abgespeichert werden, in die andererseits fallweise aber auch Ergebnisse aus anderen Berechnungen geschrieben werden. Wird nun tatsächlich ein Ergebnis einer fremden Berechnung in so eine definierte Region abgespeichert, so werden die zuvor daraus ermittelten Ergebnisse verworfen und die Berechnungen erneut ausgeführt. Sämtliche derartige Berechnungen sind daher zunächst spekulativ ([[Speculative execution]]) und bringen erst im Zeitverlauf ein valides Ergebnis.		Im Hauptspeicher werden Regionen definiert, in denen einerseits Berechnungen ausgeführt und Ergebnisse abgespeichert werden, in die andererseits fallweise aber auch Ergebnisse aus anderen Berechnungen geschrieben werden. Wird nun tatsächlich ein Ergebnis einer fremden Berechnung in so eine definierte Region abgespeichert, so werden die zuvor daraus ermittelten Ergebnisse verworfen und die Berechnungen erneut ausgeführt. Sämtliche derartige Berechnungen sind daher zunächst spekulativ ([[Speculative execution]]) und bringen erst im Zeitverlauf ein valides Ergebnis.

	Mittels TSX wird nun, wenn die Software dahingehend überarbeitet wurde, Code wirklich parallel ausgeführt, wobei die sich ergebenden Abhängigkeiten automatisch ermittelt werden und gefundene Abhängigkeiten erneut berechnet werden. Bisher musste Software in [[~~Prozess_~~(Informatik)\|Prozesse]] oder [[User-Thread\|Threads]] aufgeteilt werden, um parallel ausgeführt werden zu können. Abhängigkeiten mussten bei der Programmierung berücksichtigt werden. Nun werden die zusammenhängenden Codebereiche gekennzeichnet. Den Rest erledigt TSX automatisch, wenn mehrere Codebereiche interagieren.		Mittels TSX wird nun, wenn die Software dahingehend überarbeitet wurde, Code wirklich parallel ausgeführt, wobei die sich ergebenden Abhängigkeiten automatisch ermittelt werden und gefundene Abhängigkeiten erneut berechnet werden. Bisher musste Software in [[Prozess (Informatik)\|Prozesse]] oder [[User-Thread\|Threads]] aufgeteilt werden, um parallel ausgeführt werden zu können. Abhängigkeiten mussten bei der Programmierung berücksichtigt werden. Nun werden die zusammenhängenden Codebereiche gekennzeichnet. Den Rest erledigt TSX automatisch, wenn mehrere Codebereiche interagieren.

	In Benchmarks zeigte sich, dass multi-threading fähige Applikationen mit TSX etwa 40 % schneller, datenintensive Anwendungen aber um ein Mehrfaches schneller ausgeführt werden können.<ref>{{cite web		In Benchmarks zeigte sich, dass multi-threading fähige Applikationen mit TSX etwa 40 % schneller, datenintensive Anwendungen aber um ein Mehrfaches schneller ausgeführt werden können.<ref>{{cite web

Karawane 71: /* Verbreitung */ Wortfehler

2021-09-07T12:51:50Z

Verbreitung: Wortfehler

← Nächstältere Version		Version vom 7. September 2021, 14:51 Uhr
Zeile 12:		Zeile 12:

	== Verbreitung ==		== Verbreitung ==
	TSX wurde im Februar 2012 offiziell vorgestellt und im Juni 2013 erstmals in ausgewählten Prozessoren der Haswell-Architektur ausgeliefert. Mit Broadwell und Skylake fand TSX auch Eingang in Desktop-Prozessoren. Aufgrund eines Fehlers im Microcode wurde TSX aber bei zahlreichen Modellen der Haswell- und Broadwell-Architektur via UEFI-Update nachträglich deaktiviert. Die Version aus der [[Intel-Skylake-Mikroarchitektur\|Skylake-Architektur]] wurde hingegen ohne Änderung auch in der [[Intel-Kaby-Lake-Mikroarchitektur\|Kaby-Lake-Architektur]] weiterverwendet und ist seither bei hochwertigen Intel-Core-Modellen verfügbar. Im Juni 2021 gab Intel bekannt, per Microcode-Update TSX bei Prozessoren von Skylake bis Coffee-Lake-Architektur zu deaktivieren.<ref>{{Internetquelle \|url=https://www.phoronix.com/scan.php?page=news_item&px=Intel-TSX-Off-New-Microcode \|titel=Intel To Disable TSX By Default On More CPUs With New Microcode - Phoronix \|abruf=2021-07-02}}</ref> Eine weiteres Update, welches TSX ~~wieder~~ in Zukunft wieder aktiviert, soll es nur für Prozessoren mit Coffee-Lake-Refresh-Architektur und höher geben.<ref>{{Internetquelle \|autor=heise online \|url=https://www.heise.de/news/Firmware-Abschaltung-Intel-deaktiviert-TSX-bei-vielen-Prozessoren-6123952.html \|titel=Firmware-Abschaltung: Intel deaktiviert TSX bei vielen Prozessoren \|sprache=de \|abruf=2021-07-02}}</ref>		TSX wurde im Februar 2012 offiziell vorgestellt und im Juni 2013 erstmals in ausgewählten Prozessoren der Haswell-Architektur ausgeliefert. Mit Broadwell und Skylake fand TSX auch Eingang in Desktop-Prozessoren. Aufgrund eines Fehlers im Microcode wurde TSX aber bei zahlreichen Modellen der Haswell- und Broadwell-Architektur via UEFI-Update nachträglich deaktiviert. Die Version aus der [[Intel-Skylake-Mikroarchitektur\|Skylake-Architektur]] wurde hingegen ohne Änderung auch in der [[Intel-Kaby-Lake-Mikroarchitektur\|Kaby-Lake-Architektur]] weiterverwendet und ist seither bei hochwertigen Intel-Core-Modellen verfügbar. Im Juni 2021 gab Intel bekannt, per Microcode-Update TSX bei Prozessoren von Skylake bis Coffee-Lake-Architektur zu deaktivieren.<ref>{{Internetquelle \|url=https://www.phoronix.com/scan.php?page=news_item&px=Intel-TSX-Off-New-Microcode \|titel=Intel To Disable TSX By Default On More CPUs With New Microcode - Phoronix \|abruf=2021-07-02}}</ref> Eine weiteres Update, welches TSX in Zukunft wieder aktiviert, soll es nur für Prozessoren mit Coffee-Lake-Refresh-Architektur und höher geben.<ref>{{Internetquelle \|autor=heise online \|url=https://www.heise.de/news/Firmware-Abschaltung-Intel-deaktiviert-TSX-bei-vielen-Prozessoren-6123952.html \|titel=Firmware-Abschaltung: Intel deaktiviert TSX bei vielen Prozessoren \|sprache=de \|abruf=2021-07-02}}</ref>

	== Funktion ==		== Funktion ==