SystemVerilog - Versionsgeschichte

Cepheiden am 2. Januar 2020 um 22:47 Uhr

2020-01-02T22:47:26Z

← Nächstältere Version		Version vom 3. Januar 2020, 00:47 Uhr
Zeile 4:		Zeile 4:
	Verilog-1995 ist schon seit vielen Jahren am Markt und stellt neben [[Very High Speed Integrated Circuit Hardware Description Language\|VHDL]] die meistgenutzte Hardwarebeschreibungssprache dar. Die IEEE hat die Eigenschaften von Verilog-1995 erweitert, diese wurden in Verilog-2001 klassifiziert. Dieser Sprachumfang ist aber immer noch ungenügend für eine leistungsfähige Verifikation der in [[Register Transfer Level]] (RTL) beschriebenen digitalen Hardware. Daher haben die Entwickler oft andere Sprachen wie „[[E (Verifikationssprache)\|e]]“, [[Vera (Programmiersprache)\|Vera]] oder [[Testbuilder]] verwendet. Da SystemVerilog sowohl eine Hardwarebeschreibungssprache als auch eine Verifikationssprache ist, müssen beide Teile der Sprache gesondert betrachtet werden. Der Hardwarebeschreibungsaspekt von SystemVerilog ist eine konsistente Weiterentwicklung des Verilog-2001-Standards. Anders sieht es beim Verifikationsaspekt von SystemVerilog aus. Dieser Sprachteil wurde maßgeblich durch Synopsys Vera beeinflusst, entsprechend hebt sich dessen objektorientierte Syntax deutlich von Verilog-2001 ab.		Verilog-1995 ist schon seit vielen Jahren am Markt und stellt neben [[Very High Speed Integrated Circuit Hardware Description Language\|VHDL]] die meistgenutzte Hardwarebeschreibungssprache dar. Die IEEE hat die Eigenschaften von Verilog-1995 erweitert, diese wurden in Verilog-2001 klassifiziert. Dieser Sprachumfang ist aber immer noch ungenügend für eine leistungsfähige Verifikation der in [[Register Transfer Level]] (RTL) beschriebenen digitalen Hardware. Daher haben die Entwickler oft andere Sprachen wie „[[E (Verifikationssprache)\|e]]“, [[Vera (Programmiersprache)\|Vera]] oder [[Testbuilder]] verwendet. Da SystemVerilog sowohl eine Hardwarebeschreibungssprache als auch eine Verifikationssprache ist, müssen beide Teile der Sprache gesondert betrachtet werden. Der Hardwarebeschreibungsaspekt von SystemVerilog ist eine konsistente Weiterentwicklung des Verilog-2001-Standards. Anders sieht es beim Verifikationsaspekt von SystemVerilog aus. Dieser Sprachteil wurde maßgeblich durch Synopsys Vera beeinflusst, entsprechend hebt sich dessen objektorientierte Syntax deutlich von Verilog-2001 ab.

	Die Standardisierung von SystemVerilog erfolgte in mehreren Stufen. Im Juni 2002 erschien SystemVerilog 3.0, im Mai 2003 die Version 3.1 und schließlich im April 2004 die Version 3.1a. Mit der Entwicklung von SystemVerilog 3.1 sollten die wichtigsten Verifikationstechniken in SystemVerilog integriert werden. Seit 2005 wird SystemVerilog als IEEE Standard 1800 gepflegt. 2009 wurde der Standard erweitert und derjenige von IEEE 1364 darin absorbiert.<ref name="SystemVerilog P1800-2009">''P1800-2009 IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language.'' IEEE, Piscataway, New Jersey 2009, ISBN 978-0-7381-6129-7.</ref> 2013 wurde die nächste, eher geringfügige Überarbeitung unter der Bezeichnung IEEE 1800-2012 veröffentlicht.<ref name="1800-2012 - IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language">{{Internetquelle\| url=http://standards.ieee.org/findstds/standard/1800-2012.html \|titel=1800-2012 - IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language \|hrsg=[[Institute of Electrical and Electronics Engineers]] \|~~zugriff~~=2014-11-24}}</ref><ref name="SystemVerilog P1800-2012D5">Stuart Sutherland: ''[http://www.sutherland-hdl.com/papers/2012-DVCon_SystemVerilog-2012_paper.pdf Keeping Up with Chip — the Proposed SystemVerilog 2012 Standard Makes Verifying Ever-increasing Design Complexity More Efficient] (PDF; 82 kB).''</ref>		Die Standardisierung von SystemVerilog erfolgte in mehreren Stufen. Im Juni 2002 erschien SystemVerilog 3.0, im Mai 2003 die Version 3.1 und schließlich im April 2004 die Version 3.1a. Mit der Entwicklung von SystemVerilog 3.1 sollten die wichtigsten Verifikationstechniken in SystemVerilog integriert werden. Seit 2005 wird SystemVerilog als IEEE Standard 1800 gepflegt. 2009 wurde der Standard erweitert und derjenige von IEEE 1364 darin absorbiert.<ref name="SystemVerilog P1800-2009">''P1800-2009 IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language.'' IEEE, Piscataway, New Jersey 2009, ISBN 978-0-7381-6129-7.</ref> 2013 wurde die nächste, eher geringfügige Überarbeitung unter der Bezeichnung IEEE 1800-2012 veröffentlicht.<ref name="1800-2012 - IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language">{{Internetquelle \|url=http://standards.ieee.org/findstds/standard/1800-2012.html \|titel=1800-2012 - IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language \|hrsg=[[Institute of Electrical and Electronics Engineers]] \|abruf=2014-11-24}}</ref><ref name="SystemVerilog P1800-2012D5">Stuart Sutherland: ''[http://www.sutherland-hdl.com/papers/2012-DVCon_SystemVerilog-2012_paper.pdf Keeping Up with Chip — the Proposed SystemVerilog 2012 Standard Makes Verifying Ever-increasing Design Complexity More Efficient] (PDF; 82 kB).''</ref>

	== Allgemeines zu SystemVerilog ==		== Allgemeines zu SystemVerilog ==
Zeile 17:		Zeile 17:
	* „{{lang\|en\|assertions}}“		* „{{lang\|en\|assertions}}“
	* Code-Überdeckungs-Analyse		* Code-Überdeckungs-Analyse
	* VPI-Erweiterungen ({{lang\|en\|Verilog Procedural Interface}})		* VPI-Erweiterungen ({{lang\|en\|Verilog Procedural Interface}})

	Die [[IEEE]] hat SystemVerilog als IEEE-Standard 1800 genormt.		Die [[IEEE]] hat SystemVerilog als IEEE-Standard 1800 genormt.
Zeile 25:		Zeile 25:

	== Funktionsweise ==		== Funktionsweise ==


	''Beispiel die Verwendung von Zeichenketten und Bildschirmausgabe''		''Beispiel die Verwendung von Zeichenketten und Bildschirmausgabe''

Zeile 31:		Zeile 31:
	'''string''' sv = "SystemVerilog";		'''string''' sv = "SystemVerilog";
	'''string''' s;		'''string''' s;
	s = {sv, " ", "ist echt einfach."};		s = {sv, " ", "ist echt einfach."};
	'''$display''' ("%s\n", s); ''// Bildschirmausgabe: "SystemVerilog ist echt einfach."''		'''$display''' ("%s\n", s); ''// Bildschirmausgabe: "SystemVerilog ist echt einfach."''
	s = {s, " - probiert es mal!"};		s = {s, " - probiert es mal!"};
	'''$display''' ("%s\n", s); ''// Bildschirmausgabe: "SystemVerilog ist echt einfach. - probiert es mal!"''		'''$display''' ("%s\n", s); ''// Bildschirmausgabe: "SystemVerilog ist echt einfach. - probiert es mal!"''

Zeile 40:		Zeile 40:

	== Weblinks ==		== Weblinks ==
	* http://www.systemverilog.org		* http://www.systemverilog.org/
	* http://www.asic-world.com/systemverilog		* http://www.asic-world.com/systemverilog
	* http://www.doulos.com/knowhow/sysverilog/		* http://www.doulos.com/knowhow/sysverilog/
	* http://www.project-veripage.com		* http://www.project-veripage.com/
	* http://electrosofts.com/systemverilog/ SystemVerilog-Tutorial		* http://electrosofts.com/systemverilog/ SystemVerilog-Tutorial

	== Einzelnachweise ==		== Einzelnachweise ==
	<references />		<references />

			{{Navigationsleiste programmierbare Logik}}

	[[Kategorie:Hardwarebeschreibungssprache]]		[[Kategorie:Hardwarebeschreibungssprache]]

HG32: /* Geschichte */ Format

2018-01-02T15:13:21Z

Geschichte: Format

← Nächstältere Version		Version vom 2. Januar 2018, 17:13 Uhr
Zeile 4:		Zeile 4:
	Verilog-1995 ist schon seit vielen Jahren am Markt und stellt neben [[Very High Speed Integrated Circuit Hardware Description Language\|VHDL]] die meistgenutzte Hardwarebeschreibungssprache dar. Die IEEE hat die Eigenschaften von Verilog-1995 erweitert, diese wurden in Verilog-2001 klassifiziert. Dieser Sprachumfang ist aber immer noch ungenügend für eine leistungsfähige Verifikation der in [[Register Transfer Level]] (RTL) beschriebenen digitalen Hardware. Daher haben die Entwickler oft andere Sprachen wie „[[E (Verifikationssprache)\|e]]“, [[Vera (Programmiersprache)\|Vera]] oder [[Testbuilder]] verwendet. Da SystemVerilog sowohl eine Hardwarebeschreibungssprache als auch eine Verifikationssprache ist, müssen beide Teile der Sprache gesondert betrachtet werden. Der Hardwarebeschreibungsaspekt von SystemVerilog ist eine konsistente Weiterentwicklung des Verilog-2001-Standards. Anders sieht es beim Verifikationsaspekt von SystemVerilog aus. Dieser Sprachteil wurde maßgeblich durch Synopsys Vera beeinflusst, entsprechend hebt sich dessen objektorientierte Syntax deutlich von Verilog-2001 ab.		Verilog-1995 ist schon seit vielen Jahren am Markt und stellt neben [[Very High Speed Integrated Circuit Hardware Description Language\|VHDL]] die meistgenutzte Hardwarebeschreibungssprache dar. Die IEEE hat die Eigenschaften von Verilog-1995 erweitert, diese wurden in Verilog-2001 klassifiziert. Dieser Sprachumfang ist aber immer noch ungenügend für eine leistungsfähige Verifikation der in [[Register Transfer Level]] (RTL) beschriebenen digitalen Hardware. Daher haben die Entwickler oft andere Sprachen wie „[[E (Verifikationssprache)\|e]]“, [[Vera (Programmiersprache)\|Vera]] oder [[Testbuilder]] verwendet. Da SystemVerilog sowohl eine Hardwarebeschreibungssprache als auch eine Verifikationssprache ist, müssen beide Teile der Sprache gesondert betrachtet werden. Der Hardwarebeschreibungsaspekt von SystemVerilog ist eine konsistente Weiterentwicklung des Verilog-2001-Standards. Anders sieht es beim Verifikationsaspekt von SystemVerilog aus. Dieser Sprachteil wurde maßgeblich durch Synopsys Vera beeinflusst, entsprechend hebt sich dessen objektorientierte Syntax deutlich von Verilog-2001 ab.

	Die Standardisierung von SystemVerilog erfolgte in mehreren Stufen. Im Juni 2002 erschien SystemVerilog 3.0, im Mai 2003 die Version 3.1 und schließlich im April 2004 die Version 3.1a. Mit der Entwicklung von SystemVerilog 3.1 sollten die wichtigsten Verifikationstechniken in SystemVerilog integriert werden. Seit 2005 wird SystemVerilog als IEEE Standard 1800 gepflegt. 2009 wurde der Standard erweitert und derjenige von IEEE 1364 darin absorbiert <ref name="SystemVerilog P1800-2009">''P1800-2009 IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language.'' IEEE, Piscataway, New Jersey 2009, ISBN 978-0-7381-6129-7.</ref>. 2013 wurde die nächste, eher geringfügige Überarbeitung unter der Bezeichnung IEEE 1800-2012 veröffentlicht. <ref name="1800-2012 - IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language">{{Internetquelle\| url=http://standards.ieee.org/findstds/standard/1800-2012.html \|titel=1800-2012 - IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language \|hrsg=[[Institute of Electrical and Electronics Engineers]] \|zugriff=2014-11-24}}</ref><ref name="SystemVerilog P1800-2012D5">Stuart Sutherland: ''[http://www.sutherland-hdl.com/papers/2012-DVCon_SystemVerilog-2012_paper.pdf Keeping Up with Chip — the Proposed SystemVerilog 2012 Standard Makes Verifying Ever-increasing Design Complexity More Efficient] (PDF; 82 kB).''</ref>		Die Standardisierung von SystemVerilog erfolgte in mehreren Stufen. Im Juni 2002 erschien SystemVerilog 3.0, im Mai 2003 die Version 3.1 und schließlich im April 2004 die Version 3.1a. Mit der Entwicklung von SystemVerilog 3.1 sollten die wichtigsten Verifikationstechniken in SystemVerilog integriert werden. Seit 2005 wird SystemVerilog als IEEE Standard 1800 gepflegt. 2009 wurde der Standard erweitert und derjenige von IEEE 1364 darin absorbiert.<ref name="SystemVerilog P1800-2009">''P1800-2009 IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language.'' IEEE, Piscataway, New Jersey 2009, ISBN 978-0-7381-6129-7.</ref> 2013 wurde die nächste, eher geringfügige Überarbeitung unter der Bezeichnung IEEE 1800-2012 veröffentlicht.<ref name="1800-2012 - IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language">{{Internetquelle\| url=http://standards.ieee.org/findstds/standard/1800-2012.html \|titel=1800-2012 - IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language \|hrsg=[[Institute of Electrical and Electronics Engineers]] \|zugriff=2014-11-24}}</ref><ref name="SystemVerilog P1800-2012D5">Stuart Sutherland: ''[http://www.sutherland-hdl.com/papers/2012-DVCon_SystemVerilog-2012_paper.pdf Keeping Up with Chip — the Proposed SystemVerilog 2012 Standard Makes Verifying Ever-increasing Design Complexity More Efficient] (PDF; 82 kB).''</ref>

	== Allgemeines zu SystemVerilog ==		== Allgemeines zu SystemVerilog ==

FNBot: Bot: Leerzeichen zwischen entf.

2017-07-20T18:54:59Z

Bot: Leerzeichen zwischen <ref> entf.

← Nächstältere Version		Version vom 20. Juli 2017, 20:54 Uhr
Zeile 4:		Zeile 4:
	Verilog-1995 ist schon seit vielen Jahren am Markt und stellt neben [[Very High Speed Integrated Circuit Hardware Description Language\|VHDL]] die meistgenutzte Hardwarebeschreibungssprache dar. Die IEEE hat die Eigenschaften von Verilog-1995 erweitert, diese wurden in Verilog-2001 klassifiziert. Dieser Sprachumfang ist aber immer noch ungenügend für eine leistungsfähige Verifikation der in [[Register Transfer Level]] (RTL) beschriebenen digitalen Hardware. Daher haben die Entwickler oft andere Sprachen wie „[[E (Verifikationssprache)\|e]]“, [[Vera (Programmiersprache)\|Vera]] oder [[Testbuilder]] verwendet. Da SystemVerilog sowohl eine Hardwarebeschreibungssprache als auch eine Verifikationssprache ist, müssen beide Teile der Sprache gesondert betrachtet werden. Der Hardwarebeschreibungsaspekt von SystemVerilog ist eine konsistente Weiterentwicklung des Verilog-2001-Standards. Anders sieht es beim Verifikationsaspekt von SystemVerilog aus. Dieser Sprachteil wurde maßgeblich durch Synopsys Vera beeinflusst, entsprechend hebt sich dessen objektorientierte Syntax deutlich von Verilog-2001 ab.		Verilog-1995 ist schon seit vielen Jahren am Markt und stellt neben [[Very High Speed Integrated Circuit Hardware Description Language\|VHDL]] die meistgenutzte Hardwarebeschreibungssprache dar. Die IEEE hat die Eigenschaften von Verilog-1995 erweitert, diese wurden in Verilog-2001 klassifiziert. Dieser Sprachumfang ist aber immer noch ungenügend für eine leistungsfähige Verifikation der in [[Register Transfer Level]] (RTL) beschriebenen digitalen Hardware. Daher haben die Entwickler oft andere Sprachen wie „[[E (Verifikationssprache)\|e]]“, [[Vera (Programmiersprache)\|Vera]] oder [[Testbuilder]] verwendet. Da SystemVerilog sowohl eine Hardwarebeschreibungssprache als auch eine Verifikationssprache ist, müssen beide Teile der Sprache gesondert betrachtet werden. Der Hardwarebeschreibungsaspekt von SystemVerilog ist eine konsistente Weiterentwicklung des Verilog-2001-Standards. Anders sieht es beim Verifikationsaspekt von SystemVerilog aus. Dieser Sprachteil wurde maßgeblich durch Synopsys Vera beeinflusst, entsprechend hebt sich dessen objektorientierte Syntax deutlich von Verilog-2001 ab.

	Die Standardisierung von SystemVerilog erfolgte in mehreren Stufen. Im Juni 2002 erschien SystemVerilog 3.0, im Mai 2003 die Version 3.1 und schließlich im April 2004 die Version 3.1a. Mit der Entwicklung von SystemVerilog 3.1 sollten die wichtigsten Verifikationstechniken in SystemVerilog integriert werden. Seit 2005 wird SystemVerilog als IEEE Standard 1800 gepflegt. 2009 wurde der Standard erweitert und derjenige von IEEE 1364 darin absorbiert <ref name="SystemVerilog P1800-2009">''P1800-2009 IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language.'' IEEE, Piscataway, New Jersey 2009, ISBN 978-0-7381-6129-7.</ref>. 2013 wurde die nächste, eher geringfügige Überarbeitung unter der Bezeichnung IEEE 1800-2012 veröffentlicht. <ref name="1800-2012 - IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language">{{Internetquelle\| url=http://standards.ieee.org/findstds/standard/1800-2012.html \|titel=1800-2012 - IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language \|hrsg=[[Institute of Electrical and Electronics Engineers]] \|zugriff=2014-11-24}}</ref> <ref name="SystemVerilog P1800-2012D5">Stuart Sutherland: ''[http://www.sutherland-hdl.com/papers/2012-DVCon_SystemVerilog-2012_paper.pdf Keeping Up with Chip — the Proposed SystemVerilog 2012 Standard Makes Verifying Ever-increasing Design Complexity More Efficient] (PDF; 82 kB).''</ref>		Die Standardisierung von SystemVerilog erfolgte in mehreren Stufen. Im Juni 2002 erschien SystemVerilog 3.0, im Mai 2003 die Version 3.1 und schließlich im April 2004 die Version 3.1a. Mit der Entwicklung von SystemVerilog 3.1 sollten die wichtigsten Verifikationstechniken in SystemVerilog integriert werden. Seit 2005 wird SystemVerilog als IEEE Standard 1800 gepflegt. 2009 wurde der Standard erweitert und derjenige von IEEE 1364 darin absorbiert <ref name="SystemVerilog P1800-2009">''P1800-2009 IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language.'' IEEE, Piscataway, New Jersey 2009, ISBN 978-0-7381-6129-7.</ref>. 2013 wurde die nächste, eher geringfügige Überarbeitung unter der Bezeichnung IEEE 1800-2012 veröffentlicht. <ref name="1800-2012 - IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language">{{Internetquelle\| url=http://standards.ieee.org/findstds/standard/1800-2012.html \|titel=1800-2012 - IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language \|hrsg=[[Institute of Electrical and Electronics Engineers]] \|zugriff=2014-11-24}}</ref><ref name="SystemVerilog P1800-2012D5">Stuart Sutherland: ''[http://www.sutherland-hdl.com/papers/2012-DVCon_SystemVerilog-2012_paper.pdf Keeping Up with Chip — the Proposed SystemVerilog 2012 Standard Makes Verifying Ever-increasing Design Complexity More Efficient] (PDF; 82 kB).''</ref>

	== Allgemeines zu SystemVerilog ==		== Allgemeines zu SystemVerilog ==

Sven Pauli: Neutralität.

2015-09-20T06:39:25Z

Neutralität.

← Nächstältere Version		Version vom 20. September 2015, 08:39 Uhr
Zeile 1:		Zeile 1:
	'''SystemVerilog''' ist ~~die erste~~ [[Hardwarebeschreibungssprache\|Hardware-Beschreibungs-]] und Verifikationssprache ({{enS\|''[[Hardware Description and Verification Language]]''}}, kurz HDVL genannt). Sie bietet Möglichkeiten zum Design und zur [[Verifikation]] von digitalen Schaltungen. SystemVerilog wurde von [[Accellera]] entwickelt und ist eine Erweiterung des [[Institute of Electrical and Electronics Engineers\|IEEE]] 1364–2001 [[Verilog]] HDL. Dabei arbeitet SystemVerilog aber auf einer höheren Abstraktionsebene als Verilog-2001.		'''SystemVerilog''' ist eine [[Hardwarebeschreibungssprache\|Hardware-Beschreibungs-]] und Verifikationssprache ({{enS\|''[[Hardware Description and Verification Language]]''}}, kurz HDVL genannt). Sie bietet Möglichkeiten zum Design und zur [[Verifikation]] von digitalen Schaltungen. SystemVerilog wurde von [[Accellera]] entwickelt und ist eine Erweiterung des [[Institute of Electrical and Electronics Engineers\|IEEE]] 1364–2001 [[Verilog]] HDL. Dabei arbeitet SystemVerilog aber auf einer höheren Abstraktionsebene als Verilog-2001.

	== Geschichte ==		== Geschichte ==

Williwilli: Auszeichnungsfehler korrigiert | Helfer gesucht

2015-09-14T06:15:10Z

Auszeichnungsfehler korrigiert | Helfer gesucht

← Nächstältere Version		Version vom 14. September 2015, 08:15 Uhr
Zeile 4:		Zeile 4:
	Verilog-1995 ist schon seit vielen Jahren am Markt und stellt neben [[Very High Speed Integrated Circuit Hardware Description Language\|VHDL]] die meistgenutzte Hardwarebeschreibungssprache dar. Die IEEE hat die Eigenschaften von Verilog-1995 erweitert, diese wurden in Verilog-2001 klassifiziert. Dieser Sprachumfang ist aber immer noch ungenügend für eine leistungsfähige Verifikation der in [[Register Transfer Level]] (RTL) beschriebenen digitalen Hardware. Daher haben die Entwickler oft andere Sprachen wie „[[E (Verifikationssprache)\|e]]“, [[Vera (Programmiersprache)\|Vera]] oder [[Testbuilder]] verwendet. Da SystemVerilog sowohl eine Hardwarebeschreibungssprache als auch eine Verifikationssprache ist, müssen beide Teile der Sprache gesondert betrachtet werden. Der Hardwarebeschreibungsaspekt von SystemVerilog ist eine konsistente Weiterentwicklung des Verilog-2001-Standards. Anders sieht es beim Verifikationsaspekt von SystemVerilog aus. Dieser Sprachteil wurde maßgeblich durch Synopsys Vera beeinflusst, entsprechend hebt sich dessen objektorientierte Syntax deutlich von Verilog-2001 ab.		Verilog-1995 ist schon seit vielen Jahren am Markt und stellt neben [[Very High Speed Integrated Circuit Hardware Description Language\|VHDL]] die meistgenutzte Hardwarebeschreibungssprache dar. Die IEEE hat die Eigenschaften von Verilog-1995 erweitert, diese wurden in Verilog-2001 klassifiziert. Dieser Sprachumfang ist aber immer noch ungenügend für eine leistungsfähige Verifikation der in [[Register Transfer Level]] (RTL) beschriebenen digitalen Hardware. Daher haben die Entwickler oft andere Sprachen wie „[[E (Verifikationssprache)\|e]]“, [[Vera (Programmiersprache)\|Vera]] oder [[Testbuilder]] verwendet. Da SystemVerilog sowohl eine Hardwarebeschreibungssprache als auch eine Verifikationssprache ist, müssen beide Teile der Sprache gesondert betrachtet werden. Der Hardwarebeschreibungsaspekt von SystemVerilog ist eine konsistente Weiterentwicklung des Verilog-2001-Standards. Anders sieht es beim Verifikationsaspekt von SystemVerilog aus. Dieser Sprachteil wurde maßgeblich durch Synopsys Vera beeinflusst, entsprechend hebt sich dessen objektorientierte Syntax deutlich von Verilog-2001 ab.

	Die Standardisierung von SystemVerilog erfolgte in mehreren Stufen. Im Juni 2002 erschien SystemVerilog 3.0, im Mai 2003 die Version 3.1 und schließlich im April 2004 die Version 3.1a. Mit der Entwicklung von SystemVerilog 3.1 sollten die wichtigsten Verifikationstechniken in SystemVerilog integriert werden. Seit 2005 wird SystemVerilog als IEEE Standard 1800 gepflegt. 2009 wurde der Standard erweitert und derjenige von IEEE 1364 darin absorbiert <ref name="SystemVerilog P1800-2009">''P1800-2009 IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language.'' IEEE, Piscataway, New Jersey 2009, ISBN 978-0-7381-6129-7.</ref>. 2013 wurde die nächste, eher geringfügige Überarbeitung unter der Bezeichnung IEEE 1800-2012 veröffentlicht. <ref name="1800-2012 - IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language''>{{Internetquelle\| url=http://standards.ieee.org/findstds/standard/1800-2012.html \|titel=1800-2012 - IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language \|hrsg=[[Institute of Electrical and Electronics Engineers]] \|zugriff=2014-11-24}}</ref> <ref name="SystemVerilog P1800-2012D5">Stuart Sutherland: ''[http://www.sutherland-hdl.com/papers/2012-DVCon_SystemVerilog-2012_paper.pdf Keeping Up with Chip — the Proposed SystemVerilog 2012 Standard Makes Verifying Ever-increasing Design Complexity More Efficient] (PDF; 82 kB).''</ref>		Die Standardisierung von SystemVerilog erfolgte in mehreren Stufen. Im Juni 2002 erschien SystemVerilog 3.0, im Mai 2003 die Version 3.1 und schließlich im April 2004 die Version 3.1a. Mit der Entwicklung von SystemVerilog 3.1 sollten die wichtigsten Verifikationstechniken in SystemVerilog integriert werden. Seit 2005 wird SystemVerilog als IEEE Standard 1800 gepflegt. 2009 wurde der Standard erweitert und derjenige von IEEE 1364 darin absorbiert <ref name="SystemVerilog P1800-2009">''P1800-2009 IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language.'' IEEE, Piscataway, New Jersey 2009, ISBN 978-0-7381-6129-7.</ref>. 2013 wurde die nächste, eher geringfügige Überarbeitung unter der Bezeichnung IEEE 1800-2012 veröffentlicht. <ref name="1800-2012 - IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language">{{Internetquelle\| url=http://standards.ieee.org/findstds/standard/1800-2012.html \|titel=1800-2012 - IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language \|hrsg=[[Institute of Electrical and Electronics Engineers]] \|zugriff=2014-11-24}}</ref> <ref name="SystemVerilog P1800-2012D5">Stuart Sutherland: ''[http://www.sutherland-hdl.com/papers/2012-DVCon_SystemVerilog-2012_paper.pdf Keeping Up with Chip — the Proposed SystemVerilog 2012 Standard Makes Verifying Ever-increasing Design Complexity More Efficient] (PDF; 82 kB).''</ref>

	== Allgemeines zu SystemVerilog ==		== Allgemeines zu SystemVerilog ==

Kaeslin: /* Geschichte */ Schreibweise des Ortes korrigiert

2015-02-21T14:59:59Z

Geschichte: Schreibweise des Ortes korrigiert

← Nächstältere Version		Version vom 21. Februar 2015, 16:59 Uhr
Zeile 4:		Zeile 4:
	Verilog-1995 ist schon seit vielen Jahren am Markt und stellt neben [[Very High Speed Integrated Circuit Hardware Description Language\|VHDL]] die meistgenutzte Hardwarebeschreibungssprache dar. Die IEEE hat die Eigenschaften von Verilog-1995 erweitert, diese wurden in Verilog-2001 klassifiziert. Dieser Sprachumfang ist aber immer noch ungenügend für eine leistungsfähige Verifikation der in [[Register Transfer Level]] (RTL) beschriebenen digitalen Hardware. Daher haben die Entwickler oft andere Sprachen wie „[[E (Verifikationssprache)\|e]]“, [[Vera (Programmiersprache)\|Vera]] oder [[Testbuilder]] verwendet. Da SystemVerilog sowohl eine Hardwarebeschreibungssprache als auch eine Verifikationssprache ist, müssen beide Teile der Sprache gesondert betrachtet werden. Der Hardwarebeschreibungsaspekt von SystemVerilog ist eine konsistente Weiterentwicklung des Verilog-2001-Standards. Anders sieht es beim Verifikationsaspekt von SystemVerilog aus. Dieser Sprachteil wurde maßgeblich durch Synopsys Vera beeinflusst, entsprechend hebt sich dessen objektorientierte Syntax deutlich von Verilog-2001 ab.		Verilog-1995 ist schon seit vielen Jahren am Markt und stellt neben [[Very High Speed Integrated Circuit Hardware Description Language\|VHDL]] die meistgenutzte Hardwarebeschreibungssprache dar. Die IEEE hat die Eigenschaften von Verilog-1995 erweitert, diese wurden in Verilog-2001 klassifiziert. Dieser Sprachumfang ist aber immer noch ungenügend für eine leistungsfähige Verifikation der in [[Register Transfer Level]] (RTL) beschriebenen digitalen Hardware. Daher haben die Entwickler oft andere Sprachen wie „[[E (Verifikationssprache)\|e]]“, [[Vera (Programmiersprache)\|Vera]] oder [[Testbuilder]] verwendet. Da SystemVerilog sowohl eine Hardwarebeschreibungssprache als auch eine Verifikationssprache ist, müssen beide Teile der Sprache gesondert betrachtet werden. Der Hardwarebeschreibungsaspekt von SystemVerilog ist eine konsistente Weiterentwicklung des Verilog-2001-Standards. Anders sieht es beim Verifikationsaspekt von SystemVerilog aus. Dieser Sprachteil wurde maßgeblich durch Synopsys Vera beeinflusst, entsprechend hebt sich dessen objektorientierte Syntax deutlich von Verilog-2001 ab.

	Die Standardisierung von SystemVerilog erfolgte in mehreren Stufen. Im Juni 2002 erschien SystemVerilog 3.0, im Mai 2003 die Version 3.1 und schließlich im April 2004 die Version 3.1a. Mit der Entwicklung von SystemVerilog 3.1 sollten die wichtigsten Verifikationstechniken in SystemVerilog integriert werden. Seit 2005 wird SystemVerilog als IEEE Standard 1800 gepflegt. 2009 wurde der Standard erweitert und derjenige von IEEE 1364 darin absorbiert <ref name="SystemVerilog P1800-2009">''P1800-2009 IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language.'' IEEE, ~~Pascataway~~, New Jersey 2009, ISBN 978-0-7381-6129-7.</ref>. 2013 wurde die nächste, eher geringfügige Überarbeitung unter der Bezeichnung IEEE 1800-2012 veröffentlicht. <ref name="1800-2012 - IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language''>{{Internetquelle\| url=http://standards.ieee.org/findstds/standard/1800-2012.html \|titel=1800-2012 - IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language \|hrsg=[[Institute of Electrical and Electronics Engineers]] \|zugriff=2014-11-24}}</ref> <ref name="SystemVerilog P1800-2012D5">Stuart Sutherland: ''[http://www.sutherland-hdl.com/papers/2012-DVCon_SystemVerilog-2012_paper.pdf Keeping Up with Chip — the Proposed SystemVerilog 2012 Standard Makes Verifying Ever-increasing Design Complexity More Efficient] (PDF; 82 kB).''</ref>		Die Standardisierung von SystemVerilog erfolgte in mehreren Stufen. Im Juni 2002 erschien SystemVerilog 3.0, im Mai 2003 die Version 3.1 und schließlich im April 2004 die Version 3.1a. Mit der Entwicklung von SystemVerilog 3.1 sollten die wichtigsten Verifikationstechniken in SystemVerilog integriert werden. Seit 2005 wird SystemVerilog als IEEE Standard 1800 gepflegt. 2009 wurde der Standard erweitert und derjenige von IEEE 1364 darin absorbiert <ref name="SystemVerilog P1800-2009">''P1800-2009 IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language.'' IEEE, Piscataway, New Jersey 2009, ISBN 978-0-7381-6129-7.</ref>. 2013 wurde die nächste, eher geringfügige Überarbeitung unter der Bezeichnung IEEE 1800-2012 veröffentlicht. <ref name="1800-2012 - IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language''>{{Internetquelle\| url=http://standards.ieee.org/findstds/standard/1800-2012.html \|titel=1800-2012 - IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language \|hrsg=[[Institute of Electrical and Electronics Engineers]] \|zugriff=2014-11-24}}</ref> <ref name="SystemVerilog P1800-2012D5">Stuart Sutherland: ''[http://www.sutherland-hdl.com/papers/2012-DVCon_SystemVerilog-2012_paper.pdf Keeping Up with Chip — the Proposed SystemVerilog 2012 Standard Makes Verifying Ever-increasing Design Complexity More Efficient] (PDF; 82 kB).''</ref>

	== Allgemeines zu SystemVerilog ==		== Allgemeines zu SystemVerilog ==

Hoo man: /* Geschichte */ Format

2014-11-24T10:42:40Z

Geschichte: Format

← Nächstältere Version		Version vom 24. November 2014, 12:42 Uhr
Zeile 2:		Zeile 2:

	== Geschichte ==		== Geschichte ==
	Verilog-1995 ist schon seit vielen Jahren am Markt und stellt neben [[Very High Speed Integrated Circuit Hardware Description Language\|VHDL]] die meistgenutzte Hardwarebeschreibungssprache dar. Die IEEE hat die Eigenschaften von Verilog-1995 erweitert, diese wurden in Verilog-2001 klassifiziert. Dieser Sprachumfang ist aber immer noch ungenügend für eine leistungsfähige Verifikation der in [[Register Transfer Level]] (RTL) beschriebenen digitalen Hardware. Daher haben die Entwickler oft andere Sprachen wie „[[E (Verifikationssprache)\|e]]“ , [[Vera (Programmiersprache)\|Vera]] oder [[Testbuilder]] verwendet. Da SystemVerilog sowohl eine Hardwarebeschreibungssprache als auch eine Verifikationssprache ist, müssen beide Teile der Sprache gesondert betrachtet werden. Der Hardwarebeschreibungsaspekt von SystemVerilog ist eine konsistente Weiterentwicklung des Verilog-2001-Standards. Anders sieht es beim Verifikationsaspekt von SystemVerilog aus. Dieser Sprachteil wurde maßgeblich durch Synopsys Vera beeinflusst, entsprechend hebt sich dessen objektorientierte Syntax deutlich von Verilog-2001 ab.		Verilog-1995 ist schon seit vielen Jahren am Markt und stellt neben [[Very High Speed Integrated Circuit Hardware Description Language\|VHDL]] die meistgenutzte Hardwarebeschreibungssprache dar. Die IEEE hat die Eigenschaften von Verilog-1995 erweitert, diese wurden in Verilog-2001 klassifiziert. Dieser Sprachumfang ist aber immer noch ungenügend für eine leistungsfähige Verifikation der in [[Register Transfer Level]] (RTL) beschriebenen digitalen Hardware. Daher haben die Entwickler oft andere Sprachen wie „[[E (Verifikationssprache)\|e]]“, [[Vera (Programmiersprache)\|Vera]] oder [[Testbuilder]] verwendet. Da SystemVerilog sowohl eine Hardwarebeschreibungssprache als auch eine Verifikationssprache ist, müssen beide Teile der Sprache gesondert betrachtet werden. Der Hardwarebeschreibungsaspekt von SystemVerilog ist eine konsistente Weiterentwicklung des Verilog-2001-Standards. Anders sieht es beim Verifikationsaspekt von SystemVerilog aus. Dieser Sprachteil wurde maßgeblich durch Synopsys Vera beeinflusst, entsprechend hebt sich dessen objektorientierte Syntax deutlich von Verilog-2001 ab.

	Die Standardisierung von SystemVerilog erfolgte in mehreren Stufen. Im Juni 2002 erschien SystemVerilog 3.0, im Mai 2003 die Version 3.1 und schließlich im April 2004 die Version 3.1a. Mit der Entwicklung von SystemVerilog 3.1 sollten die wichtigsten Verifikationstechniken in SystemVerilog integriert werden. Seit 2005 wird SystemVerilog als IEEE Standard 1800 gepflegt. 2009 wurde der Standard erweitert und derjenige von IEEE 1364 darin absorbiert <ref name="SystemVerilog P1800-2009">''P1800-2009 IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language.'' IEEE, Pascataway, New Jersey 2009, ISBN 978-0-7381-6129-7.</ref>. 2013 wurde die nächste, eher geringfügige Überarbeitung unter der Bezeichnung IEEE 1800-2012 veröffentlicht. <ref name="1800-2012 - IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language''>~~''[~~http://standards.ieee.org/findstds/standard/1800-2012.html]''</ref> <ref name="SystemVerilog P1800-2012D5">Stuart Sutherland: ''[http://www.sutherland-hdl.com/papers/2012-DVCon_SystemVerilog-2012_paper.pdf Keeping Up with Chip — the Proposed SystemVerilog 2012 Standard Makes Verifying Ever-increasing Design Complexity More Efficient] (PDF; 82 kB).''</ref>		Die Standardisierung von SystemVerilog erfolgte in mehreren Stufen. Im Juni 2002 erschien SystemVerilog 3.0, im Mai 2003 die Version 3.1 und schließlich im April 2004 die Version 3.1a. Mit der Entwicklung von SystemVerilog 3.1 sollten die wichtigsten Verifikationstechniken in SystemVerilog integriert werden. Seit 2005 wird SystemVerilog als IEEE Standard 1800 gepflegt. 2009 wurde der Standard erweitert und derjenige von IEEE 1364 darin absorbiert <ref name="SystemVerilog P1800-2009">''P1800-2009 IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language.'' IEEE, Pascataway, New Jersey 2009, ISBN 978-0-7381-6129-7.</ref>. 2013 wurde die nächste, eher geringfügige Überarbeitung unter der Bezeichnung IEEE 1800-2012 veröffentlicht. <ref name="1800-2012 - IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language''>{{Internetquelle\| url=http://standards.ieee.org/findstds/standard/1800-2012.html \|titel=1800-2012 - IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language \|hrsg=[[Institute of Electrical and Electronics Engineers]] \|zugriff=2014-11-24}}</ref> <ref name="SystemVerilog P1800-2012D5">Stuart Sutherland: ''[http://www.sutherland-hdl.com/papers/2012-DVCon_SystemVerilog-2012_paper.pdf Keeping Up with Chip — the Proposed SystemVerilog 2012 Standard Makes Verifying Ever-increasing Design Complexity More Efficient] (PDF; 82 kB).''</ref>

	== Allgemeines zu SystemVerilog ==		== Allgemeines zu SystemVerilog ==

129.13.72.198: /* Geschichte */

2014-02-05T11:32:07Z

Geschichte

← Nächstältere Version		Version vom 5. Februar 2014, 13:32 Uhr
Zeile 4:		Zeile 4:
	Verilog-1995 ist schon seit vielen Jahren am Markt und stellt neben [[Very High Speed Integrated Circuit Hardware Description Language\|VHDL]] die meistgenutzte Hardwarebeschreibungssprache dar. Die IEEE hat die Eigenschaften von Verilog-1995 erweitert, diese wurden in Verilog-2001 klassifiziert. Dieser Sprachumfang ist aber immer noch ungenügend für eine leistungsfähige Verifikation der in [[Register Transfer Level]] (RTL) beschriebenen digitalen Hardware. Daher haben die Entwickler oft andere Sprachen wie „[[E (Verifikationssprache)\|e]]“ , [[Vera (Programmiersprache)\|Vera]] oder [[Testbuilder]] verwendet. Da SystemVerilog sowohl eine Hardwarebeschreibungssprache als auch eine Verifikationssprache ist, müssen beide Teile der Sprache gesondert betrachtet werden. Der Hardwarebeschreibungsaspekt von SystemVerilog ist eine konsistente Weiterentwicklung des Verilog-2001-Standards. Anders sieht es beim Verifikationsaspekt von SystemVerilog aus. Dieser Sprachteil wurde maßgeblich durch Synopsys Vera beeinflusst, entsprechend hebt sich dessen objektorientierte Syntax deutlich von Verilog-2001 ab.		Verilog-1995 ist schon seit vielen Jahren am Markt und stellt neben [[Very High Speed Integrated Circuit Hardware Description Language\|VHDL]] die meistgenutzte Hardwarebeschreibungssprache dar. Die IEEE hat die Eigenschaften von Verilog-1995 erweitert, diese wurden in Verilog-2001 klassifiziert. Dieser Sprachumfang ist aber immer noch ungenügend für eine leistungsfähige Verifikation der in [[Register Transfer Level]] (RTL) beschriebenen digitalen Hardware. Daher haben die Entwickler oft andere Sprachen wie „[[E (Verifikationssprache)\|e]]“ , [[Vera (Programmiersprache)\|Vera]] oder [[Testbuilder]] verwendet. Da SystemVerilog sowohl eine Hardwarebeschreibungssprache als auch eine Verifikationssprache ist, müssen beide Teile der Sprache gesondert betrachtet werden. Der Hardwarebeschreibungsaspekt von SystemVerilog ist eine konsistente Weiterentwicklung des Verilog-2001-Standards. Anders sieht es beim Verifikationsaspekt von SystemVerilog aus. Dieser Sprachteil wurde maßgeblich durch Synopsys Vera beeinflusst, entsprechend hebt sich dessen objektorientierte Syntax deutlich von Verilog-2001 ab.

	Die Standardisierung von SystemVerilog erfolgte in mehreren Stufen. Im Juni 2002 erschien SystemVerilog 3.0, im Mai 2003 die Version 3.1 und schließlich im April 2004 die Version 3.1a. Mit der Entwicklung von SystemVerilog 3.1 sollten die wichtigsten Verifikationstechniken in SystemVerilog integriert werden. Seit 2005 wird SystemVerilog als IEEE Standard 1800 gepflegt. 2009 wurde der Standard erweitert und derjenige von IEEE 1364 darin absorbiert <ref name="SystemVerilog P1800-2009">''P1800-2009 IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language.'' IEEE, Pascataway, New Jersey 2009, ISBN 978-0-7381-6129-7.</ref>. 2013 wurde die nächste, eher geringfügige Überarbeitung unter der Bezeichnung IEEE 1800-2012 veröffentlicht. <ref name="1800-2012 - IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language''>''[http://standards.ieee.org/findstds/standard/1800-2012.html''</ref> <ref name="SystemVerilog P1800-2012D5">Stuart Sutherland: ''[http://www.sutherland-hdl.com/papers/2012-DVCon_SystemVerilog-2012_paper.pdf Keeping Up with Chip — the Proposed SystemVerilog 2012 Standard Makes Verifying Ever-increasing Design Complexity More Efficient] (PDF; 82 kB).''</ref>		Die Standardisierung von SystemVerilog erfolgte in mehreren Stufen. Im Juni 2002 erschien SystemVerilog 3.0, im Mai 2003 die Version 3.1 und schließlich im April 2004 die Version 3.1a. Mit der Entwicklung von SystemVerilog 3.1 sollten die wichtigsten Verifikationstechniken in SystemVerilog integriert werden. Seit 2005 wird SystemVerilog als IEEE Standard 1800 gepflegt. 2009 wurde der Standard erweitert und derjenige von IEEE 1364 darin absorbiert <ref name="SystemVerilog P1800-2009">''P1800-2009 IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language.'' IEEE, Pascataway, New Jersey 2009, ISBN 978-0-7381-6129-7.</ref>. 2013 wurde die nächste, eher geringfügige Überarbeitung unter der Bezeichnung IEEE 1800-2012 veröffentlicht. <ref name="1800-2012 - IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language''>''[http://standards.ieee.org/findstds/standard/1800-2012.html]''</ref> <ref name="SystemVerilog P1800-2012D5">Stuart Sutherland: ''[http://www.sutherland-hdl.com/papers/2012-DVCon_SystemVerilog-2012_paper.pdf Keeping Up with Chip — the Proposed SystemVerilog 2012 Standard Makes Verifying Ever-increasing Design Complexity More Efficient] (PDF; 82 kB).''</ref>

	== Allgemeines zu SystemVerilog ==		== Allgemeines zu SystemVerilog ==

141.48.14.130: /* Funktionsweise */ fix typo

2013-11-14T09:02:35Z

Funktionsweise: fix typo

← Nächstältere Version		Version vom 14. November 2013, 11:02 Uhr
Zeile 34:		Zeile 34:
	'''$display''' ("%s\n", s); ''// Bildschirmausgabe: "SystemVerilog ist echt einfach."''		'''$display''' ("%s\n", s); ''// Bildschirmausgabe: "SystemVerilog ist echt einfach."''
	s = {s, " - probiert es mal!"};		s = {s, " - probiert es mal!"};
	'''$display''' ("%s\n", s); ''// Bildschirmausgabe: "SystemVerilog ist echt einfach - probiert es mal!"''		'''$display''' ("%s\n", s); ''// Bildschirmausgabe: "SystemVerilog ist echt einfach. - probiert es mal!"''

	== Siehe auch ==		== Siehe auch ==

Cepheiden am 31. August 2013 um 13:45 Uhr

2013-08-31T13:45:20Z

← Nächstältere Version		Version vom 31. August 2013, 15:45 Uhr
Zeile 1:		Zeile 1:
	'''SystemVerilog''' ist die erste [[Hardwarebeschreibungssprache\|Hardware-Beschreibungs-]] und Verifikationssprache ([[Hardware Description and Verification Language]], kurz HDVL genannt). Sie bietet Möglichkeiten zum Design und zur [[Verifikation]] von digitalen Schaltungen. SystemVerilog wurde von [[Accellera]] entwickelt und ist eine Erweiterung des [[Institute of Electrical and Electronics Engineers\|IEEE]] 1364–2001 [[Verilog]] HDL. Dabei arbeitet SystemVerilog aber auf einer höheren Abstraktionsebene als Verilog-2001.		'''SystemVerilog''' ist die erste [[Hardwarebeschreibungssprache\|Hardware-Beschreibungs-]] und Verifikationssprache ({{enS\|''[[Hardware Description and Verification Language]]''}}, kurz HDVL genannt). Sie bietet Möglichkeiten zum Design und zur [[Verifikation]] von digitalen Schaltungen. SystemVerilog wurde von [[Accellera]] entwickelt und ist eine Erweiterung des [[Institute of Electrical and Electronics Engineers\|IEEE]] 1364–2001 [[Verilog]] HDL. Dabei arbeitet SystemVerilog aber auf einer höheren Abstraktionsebene als Verilog-2001.

	== Geschichte ==		== Geschichte ==