Reduced Instruction Set Computer - Versionsgeschichte

Aka: /* Blütezeit */ Leerzeichen vor Link eingefügt

2024-12-03T07:17:13Z

Blütezeit: Leerzeichen vor Link eingefügt

← Nächstältere Version		Version vom 3. Dezember 2024, 09:17 Uhr
Zeile 88:		Zeile 88:
	=== Blütezeit ===		=== Blütezeit ===
	Als nach anfänglichen Zweifeln die Vorteile von RISC offensichtlich wurden, begannen praktisch alle Computerhersteller damit, eigene RISC-Architekturen zu entwickeln:		Als nach anfänglichen Zweifeln die Vorteile von RISC offensichtlich wurden, begannen praktisch alle Computerhersteller damit, eigene RISC-Architekturen zu entwickeln:
	* ab 1983 [[ARM-Architektur\|Acorn Risc Machine]] ([[Sophie Wilson]],[[Steve Furber]])		* ab 1983 [[ARM-Architektur\|Acorn Risc Machine]] ([[Sophie Wilson]], [[Steve Furber]])
	* ab 1983 [[MIPS-Architektur\|MIPS]] ([[Craig Hansen]])		* ab 1983 [[MIPS-Architektur\|MIPS]] ([[Craig Hansen]])
	* ab 1984 [[AMD Am29000]] ([[Brian Case]] und [[Ole Moller]])		* ab 1984 [[AMD Am29000]] ([[Brian Case]] und [[Ole Moller]])

Teewurzler: Steve Furber bei ARM ergänzt

2024-12-02T22:43:57Z

Steve Furber bei ARM ergänzt

← Nächstältere Version		Version vom 3. Dezember 2024, 00:43 Uhr
Zeile 88:		Zeile 88:
	=== Blütezeit ===		=== Blütezeit ===
	Als nach anfänglichen Zweifeln die Vorteile von RISC offensichtlich wurden, begannen praktisch alle Computerhersteller damit, eigene RISC-Architekturen zu entwickeln:		Als nach anfänglichen Zweifeln die Vorteile von RISC offensichtlich wurden, begannen praktisch alle Computerhersteller damit, eigene RISC-Architekturen zu entwickeln:
	* ab 1983 [[ARM-Architektur\|Acorn Risc Machine]] ([[Sophie Wilson]])		* ab 1983 [[ARM-Architektur\|Acorn Risc Machine]] ([[Sophie Wilson]],[[Steve Furber]])
	* ab 1983 [[MIPS-Architektur\|MIPS]] ([[Craig Hansen]])		* ab 1983 [[MIPS-Architektur\|MIPS]] ([[Craig Hansen]])
	* ab 1984 [[AMD Am29000]] ([[Brian Case]] und [[Ole Moller]])		* ab 1984 [[AMD Am29000]] ([[Brian Case]] und [[Ole Moller]])

At40mha: Hilfe:Wikisyntax/Validierung#Links in Links behoben

2024-10-27T17:54:09Z

Hilfe:Wikisyntax/Validierung#Links in Links behoben

← Nächstältere Version		Version vom 27. Oktober 2024, 19:54 Uhr
Zeile 151:		Zeile 151:
	== Weblinks ==		== Weblinks ==
	* [http://cre.fm/cre151 CRE151 Die ARM-Architektur] [[Tim Pritlove]] und [[Harald Welte]] gehen in diesem [[Podcast]] auch auf die Unterschiede von RISC und CISC-Prozessoren ein.		* [http://cre.fm/cre151 CRE151 Die ARM-Architektur] [[Tim Pritlove]] und [[Harald Welte]] gehen in diesem [[Podcast]] auch auf die Unterschiede von RISC und CISC-Prozessoren ein.
	* [https://riscv.org/ RISC-V International, [[Non-Profit-Organisation]]]		* [https://riscv.org/ RISC-V International], [[Non-Profit-Organisation]]

	== Einzelnachweise und Anmerkungen ==		== Einzelnachweise und Anmerkungen ==

Wosch21149: /* Weblinks */ Link zu RISC-V-International

2024-10-27T11:54:33Z

Weblinks: Link zu RISC-V-International

← Nächstältere Version		Version vom 27. Oktober 2024, 13:54 Uhr
Zeile 151:		Zeile 151:
	== Weblinks ==		== Weblinks ==
	* [http://cre.fm/cre151 CRE151 Die ARM-Architektur] [[Tim Pritlove]] und [[Harald Welte]] gehen in diesem [[Podcast]] auch auf die Unterschiede von RISC und CISC-Prozessoren ein.		* [http://cre.fm/cre151 CRE151 Die ARM-Architektur] [[Tim Pritlove]] und [[Harald Welte]] gehen in diesem [[Podcast]] auch auf die Unterschiede von RISC und CISC-Prozessoren ein.
			* [https://riscv.org/ RISC-V International, [[Non-Profit-Organisation]]]

	== Einzelnachweise und Anmerkungen ==		== Einzelnachweise und Anmerkungen ==

Anapodoton: /* Typische Eigenschaften von RISC-Prozessoren */Anakoluth

2022-11-08T12:07:26Z

Typische Eigenschaften von RISC-Prozessoren: Anakoluth

← Nächstältere Version		Version vom 8. November 2022, 14:07 Uhr
Zeile 56:		Zeile 56:

	== Typische Eigenschaften von RISC-Prozessoren ==		== Typische Eigenschaften von RISC-Prozessoren ==
	~~Obwohl~~ es keine formale Definition des Begriffes RISC ~~gibt, besitzt die~~ Mehrheit der RISC-Prozessoren folgende Eigenschaften:		Es gibt keine formale Definition des Begriffes RISC. Die Mehrheit der RISC-Prozessoren besitzt folgende Eigenschaften:

	=== Superskalarität ===		=== Superskalarität ===

Heckelucas: interne Verlinkung korrigiert

2022-09-04T20:47:14Z

interne Verlinkung korrigiert

← Nächstältere Version		Version vom 4. September 2022, 22:47 Uhr
Zeile 1:		Zeile 1:
	{{Weiterleitungshinweis\|RISC}}		{{Weiterleitungshinweis\|RISC}}
	'''Reduced Instruction Set Computer''' ('''RISC''', {{enS}} für ''Rechner mit reduziertem [[Befehlssatz]]'') ist eine [[~~Rechnerarchitektur~~\|Designphilosophie]] für [[Prozessor\|Computerprozessoren]]. Der Begriff wurde 1980 von [[David A. Patterson]] und Carlo H. Séquin geprägt.<ref>{{Literatur \|Autor=David A. Patterson, Carlo H. Sequin \|Titel=RISC I: a reduced instruction set VLSI computer \|Sammelwerk=25 years of the international symposia on Computer architecture (selected papers) \|Reihe=ISCA ’98 \|Verlag=Association for Computing Machinery \|Ort=New York, NY, USA \|Datum=1998 \|ISBN=978-1-58113-058-4 \|Seiten=216–230 \|DOI=10.1145/285930.285981}}</ref> Das Designziel war der Verzicht auf einen komplexen, für die [[Assemblersprache\|Assemblerprogrammierung]] komfortablen Befehlssatz hin zu einfach zu dekodierenden und schnell auszuführenden Befehlen („eigentliche Befehlsausführung“ meist nur 1 Takt). Dies ermöglichte zudem höhere [[Taktsignal\|Taktfrequenzen]].		'''Reduced Instruction Set Computer''' ('''RISC''', {{enS}} für ''Rechner mit reduziertem [[Befehlssatz]]'') ist eine [[Prozessorarchitektur\|Designphilosophie]] für [[Prozessor\|Computerprozessoren]]. Der Begriff wurde 1980 von [[David A. Patterson]] und Carlo H. Séquin geprägt.<ref>{{Literatur \|Autor=David A. Patterson, Carlo H. Sequin \|Titel=RISC I: a reduced instruction set VLSI computer \|Sammelwerk=25 years of the international symposia on Computer architecture (selected papers) \|Reihe=ISCA ’98 \|Verlag=Association for Computing Machinery \|Ort=New York, NY, USA \|Datum=1998 \|ISBN=978-1-58113-058-4 \|Seiten=216–230 \|DOI=10.1145/285930.285981}}</ref> Das Designziel war der Verzicht auf einen komplexen, für die [[Assemblersprache\|Assemblerprogrammierung]] komfortablen Befehlssatz hin zu einfach zu dekodierenden und schnell auszuführenden Befehlen („eigentliche Befehlsausführung“ meist nur 1 Takt). Dies ermöglichte zudem höhere [[Taktsignal\|Taktfrequenzen]].

	Die RISC entgegengesetzte Designphilosophie wird als [[Complex Instruction Set Computer]] (CISC) bezeichnet. In der heutigen Zeit hat die Unterscheidung in RISC und CISC weitgehend an Bedeutung verloren. Ehemalige RISC-[[Prozessorfamilie]]n haben mittlerweile auch komplexere Befehle aufgenommen, CISC-Prozessoren haben seit Mitte der 1990er Jahre RISC-ähnliche Designkomponenten erhalten und sind ebenfalls [[superskalar]]. Die Dekodierung von Befehlen nimmt unabhängig von RISC oder CISC nur noch einen kleinen Teil der Chipfläche ein. Die Hauptfläche der Chips nehmen mittlerweile Verarbeitungseinheiten ein, die erst seit Anfang der 1990er Jahre in Prozessoren auftauchen.		Die RISC entgegengesetzte Designphilosophie wird als [[Complex Instruction Set Computer]] (CISC) bezeichnet. In der heutigen Zeit hat die Unterscheidung in RISC und CISC weitgehend an Bedeutung verloren. Ehemalige RISC-[[Prozessorfamilie]]n haben mittlerweile auch komplexere Befehle aufgenommen, CISC-Prozessoren haben seit Mitte der 1990er Jahre RISC-ähnliche Designkomponenten erhalten und sind ebenfalls [[superskalar]]. Die Dekodierung von Befehlen nimmt unabhängig von RISC oder CISC nur noch einen kleinen Teil der Chipfläche ein. Die Hauptfläche der Chips nehmen mittlerweile Verarbeitungseinheiten ein, die erst seit Anfang der 1990er Jahre in Prozessoren auftauchen.

Phzh: Form, typo

2022-03-16T13:22:12Z

Form, typo

Aka: doppelten Link entfernt

2022-03-14T11:40:43Z

doppelten Link entfernt

← Nächstältere Version		Version vom 14. März 2022, 13:40 Uhr
Zeile 1:		Zeile 1:
	{{Weiterleitungshinweis\|RISC}}		{{Weiterleitungshinweis\|RISC}}

	'''Reduced Instruction Set Computer''' ('''RISC''', {{enS}} für ''Rechner mit reduziertem [[Befehlssatz]]'') ist eine [[Rechnerarchitektur\|Designphilosophie]] für [[Prozessor\|Computerprozessoren]]. Der Begriff wurde 1980 von [[David A. Patterson]] und Carlo H. Séquin geprägt.<ref>{{Literatur \|Autor = David A. Patterson, Carlo H. Sequin \|Titel = RISC I: a reduced instruction set VLSI computer \|Sammelwerk = 25 years of the international symposia on Computer architecture (selected papers) \|Reihe= ISCA ’98 \|Ort = New York, NY, USA \|Verlag = Association for Computing Machinery \|Datum = 1998 \|ISBN = 978-1-58113-058-4 \|Seiten = 216–230 \|DOI= 10.1145/285930.285981}}</ref> Das Designziel war der Verzicht auf einen komplexen, für die [[Assemblersprache\|Assemblerprogrammierung]] komfortablen [[Befehlssatz]] hin zu einfach zu dekodierenden und schnell auszuführenden Befehlen („eigentliche Befehlsausführung“ meist nur 1 Takt). Dies ermöglichte zudem höhere [[Taktsignal\|Taktfrequenzen]].		'''Reduced Instruction Set Computer''' ('''RISC''', {{enS}} für ''Rechner mit reduziertem [[Befehlssatz]]'') ist eine [[Rechnerarchitektur\|Designphilosophie]] für [[Prozessor\|Computerprozessoren]]. Der Begriff wurde 1980 von [[David A. Patterson]] und Carlo H. Séquin geprägt.<ref>{{Literatur \|Autor = David A. Patterson, Carlo H. Sequin \|Titel = RISC I: a reduced instruction set VLSI computer \|Sammelwerk = 25 years of the international symposia on Computer architecture (selected papers) \|Reihe= ISCA ’98 \|Ort = New York, NY, USA \|Verlag = Association for Computing Machinery \|Datum = 1998 \|ISBN = 978-1-58113-058-4 \|Seiten = 216–230 \|DOI= 10.1145/285930.285981}}</ref> Das Designziel war der Verzicht auf einen komplexen, für die [[Assemblersprache\|Assemblerprogrammierung]] komfortablen Befehlssatz hin zu einfach zu dekodierenden und schnell auszuführenden Befehlen („eigentliche Befehlsausführung“ meist nur 1 Takt). Dies ermöglichte zudem höhere [[Taktsignal\|Taktfrequenzen]].

	Die RISC entgegengesetzte Designphilosophie wird als [[Complex Instruction Set Computer]] (CISC) bezeichnet. In der heutigen Zeit hat die Unterscheidung in RISC und CISC weitgehend an Bedeutung verloren. Ehemalige RISC-[[Prozessorfamilie]]n haben mittlerweile auch komplexere Befehle aufgenommen, CISC-Prozessoren haben seit Mitte der 1990er Jahre RISC-ähnliche Designkomponenten erhalten und sind ebenfalls [[superskalar]]. Die Dekodierung von Befehlen nimmt unabhängig von RISC oder CISC nur noch einen kleinen Teil der Chipfläche ein. Die Hauptfläche der Chips nehmen mittlerweile Verarbeitungseinheiten ein, die erst seit Anfang der 1990er Jahre in Prozessoren auftauchen.		Die RISC entgegengesetzte Designphilosophie wird als [[Complex Instruction Set Computer]] (CISC) bezeichnet. In der heutigen Zeit hat die Unterscheidung in RISC und CISC weitgehend an Bedeutung verloren. Ehemalige RISC-[[Prozessorfamilie]]n haben mittlerweile auch komplexere Befehle aufgenommen, CISC-Prozessoren haben seit Mitte der 1990er Jahre RISC-ähnliche Designkomponenten erhalten und sind ebenfalls [[superskalar]]. Die Dekodierung von Befehlen nimmt unabhängig von RISC oder CISC nur noch einen kleinen Teil der Chipfläche ein. Die Hauptfläche der Chips nehmen mittlerweile Verarbeitungseinheiten ein, die erst seit Anfang der 1990er Jahre in Prozessoren auftauchen.

Schotterebene: Formatierung

2022-03-14T09:18:43Z

Formatierung

Anton Sachs: /* Große Anzahl frei verwendbarer Register und Drei-Adress-Code */ 3-Adressbefehle direkt verlinkt

2022-02-02T15:31:57Z

Große Anzahl frei verwendbarer Register und Drei-Adress-Code: 3-Adressbefehle direkt verlinkt

← Nächstältere Version		Version vom 2. Februar 2022, 17:31 Uhr
Zeile 73:		Zeile 73:

	=== Große Anzahl frei verwendbarer Register und Drei-Adress-Code ===		=== Große Anzahl frei verwendbarer Register und Drei-Adress-Code ===
	Um dem [[Compiler]] eine effiziente Codeerzeugung und Programmoptimierung zu ermöglichen, haben RISC-Prozessoren eine große Anzahl [[Register (Computer)#Frei verwendbare Register\|frei verwendbarer Register]] (typisch sind 16 oder 32) und Befehle im [[Adressrechner (Maschinenbefehl)\|Drei-Adress-Code]]. Befehle im Drei-Adress-Code haben ein Ziel- und zwei Quellregister. Der [[Berkeley RISC\|Berkeley-RISC-Prozessor]] und seine Nachkommen (u. a. [[Sun SPARC]], [[AMD Am29000]] und [[Intel i960]]) besitzen zusätzlich [[Registerfenster]], die eine besonders große Anzahl an Registern erlauben und den Aufruf von [[Unterprogramm]]en beschleunigen.		Um dem [[Compiler]] eine effiziente Codeerzeugung und Programmoptimierung zu ermöglichen, haben RISC-Prozessoren eine große Anzahl [[Register (Computer)#Frei verwendbare Register\|frei verwendbarer Register]] (typisch sind 16 oder 32) und Befehle im [[Adressrechner (Maschinenbefehl)#3-Adressbefehle / typisch RISC-Rechner\|Drei-Adress-Code]]. Befehle im Drei-Adress-Code haben ein Ziel- und zwei Quellregister. Der [[Berkeley RISC\|Berkeley-RISC-Prozessor]] und seine Nachkommen (u. a. [[Sun SPARC]], [[AMD Am29000]] und [[Intel i960]]) besitzen zusätzlich [[Registerfenster]], die eine besonders große Anzahl an Registern erlauben und den Aufruf von [[Unterprogramm]]en beschleunigen.

	=== Befehle mit fester Länge und wenigen Formaten ===		=== Befehle mit fester Länge und wenigen Formaten ===

← Nächstältere Version		Version vom 16. März 2022, 15:22 Uhr
Zeile 1:		Zeile 1:
	{{Weiterleitungshinweis\|RISC}}		{{Weiterleitungshinweis\|RISC}}
		⚫	'''Reduced Instruction Set Computer''' ('''RISC''', {{enS}} für ''Rechner mit reduziertem [[Befehlssatz]]'') ist eine [[Rechnerarchitektur\|Designphilosophie]] für [[Prozessor\|Computerprozessoren]]. Der Begriff wurde 1980 von [[David A. Patterson]] und Carlo H. Séquin geprägt.<ref>{{Literatur \|Autor=David A. Patterson, Carlo H. Sequin \|Titel=RISC I: a reduced instruction set VLSI computer \|Sammelwerk=25 years of the international symposia on Computer architecture (selected papers) \|Reihe=ISCA ’98 \|Verlag=Association for Computing Machinery \|Ort=New York, NY, USA \|Datum=1998 \|ISBN=978-1-58113-058-4 \|Seiten=216–230 \|DOI=10.1145/285930.285981}}</ref> Das Designziel war der Verzicht auf einen komplexen, für die [[Assemblersprache\|Assemblerprogrammierung]] komfortablen Befehlssatz hin zu einfach zu dekodierenden und schnell auszuführenden Befehlen („eigentliche Befehlsausführung“ meist nur 1 Takt). Dies ermöglichte zudem höhere [[Taktsignal\|Taktfrequenzen]].

⚫	'''Reduced Instruction Set Computer''' ('''RISC''', {{enS}} für ''Rechner mit reduziertem [[Befehlssatz]]'') ist eine [[Rechnerarchitektur\|Designphilosophie]] für [[Prozessor\|Computerprozessoren]]. Der Begriff wurde 1980 von [[David A. Patterson]] und Carlo H. Séquin geprägt.<ref>{{Literatur \|Autor = David A. Patterson, Carlo H. Sequin \|Titel = RISC I: a reduced instruction set VLSI computer \|Sammelwerk = 25 years of the international symposia on Computer architecture (selected papers) \|Reihe= ISCA ’98 \|~~Ort~~ = New York, NY, USA ~~\|Verlag = Association for Computing Machinery~~ \|Datum = 1998 \|ISBN = 978-1-58113-058-4 \|Seiten = 216–230 \|DOI= 10.1145/285930.285981}}</ref> Das Designziel war der Verzicht auf einen komplexen, für die [[Assemblersprache\|Assemblerprogrammierung]] komfortablen Befehlssatz hin zu einfach zu dekodierenden und schnell auszuführenden Befehlen („eigentliche Befehlsausführung“ meist nur 1 Takt). Dies ermöglichte zudem höhere [[Taktsignal\|Taktfrequenzen]].

	Die RISC entgegengesetzte Designphilosophie wird als [[Complex Instruction Set Computer]] (CISC) bezeichnet. In der heutigen Zeit hat die Unterscheidung in RISC und CISC weitgehend an Bedeutung verloren. Ehemalige RISC-[[Prozessorfamilie]]n haben mittlerweile auch komplexere Befehle aufgenommen, CISC-Prozessoren haben seit Mitte der 1990er Jahre RISC-ähnliche Designkomponenten erhalten und sind ebenfalls [[superskalar]]. Die Dekodierung von Befehlen nimmt unabhängig von RISC oder CISC nur noch einen kleinen Teil der Chipfläche ein. Die Hauptfläche der Chips nehmen mittlerweile Verarbeitungseinheiten ein, die erst seit Anfang der 1990er Jahre in Prozessoren auftauchen.		Die RISC entgegengesetzte Designphilosophie wird als [[Complex Instruction Set Computer]] (CISC) bezeichnet. In der heutigen Zeit hat die Unterscheidung in RISC und CISC weitgehend an Bedeutung verloren. Ehemalige RISC-[[Prozessorfamilie]]n haben mittlerweile auch komplexere Befehle aufgenommen, CISC-Prozessoren haben seit Mitte der 1990er Jahre RISC-ähnliche Designkomponenten erhalten und sind ebenfalls [[superskalar]]. Die Dekodierung von Befehlen nimmt unabhängig von RISC oder CISC nur noch einen kleinen Teil der Chipfläche ein. Die Hauptfläche der Chips nehmen mittlerweile Verarbeitungseinheiten ein, die erst seit Anfang der 1990er Jahre in Prozessoren auftauchen.
Zeile 7:		Zeile 6:
	== RISC-Designphilosophie ==		== RISC-Designphilosophie ==
	{{Belege fehlen\|z.B: Das Wort „balancieren“ kommt in [[Pipeline (Prozessor)]] nicht vor. --[[Benutzer:Arilou\|arilou]] ([[Benutzer Diskussion:Arilou\|Diskussion]]) 09:39, 26. Nov. 2012 (CET)}}		{{Belege fehlen\|z.B: Das Wort „balancieren“ kommt in [[Pipeline (Prozessor)]] nicht vor. --[[Benutzer:Arilou\|arilou]] ([[Benutzer Diskussion:Arilou\|Diskussion]]) 09:39, 26. Nov. 2012 (CET)}}

	Befehlssätze von Prozessoren der 1980er Jahre wurden zunehmend größer. Neue Befehle kamen hinzu, alte Befehle, die kaum noch gebraucht wurden, blieben erhalten. Es tauchten sehr komplexe Befehle und Adressierungsarten auf, welche durch Compiler und selbst durch Assemblerprogrammierer schwer nutzbar waren.		Befehlssätze von Prozessoren der 1980er Jahre wurden zunehmend größer. Neue Befehle kamen hinzu, alte Befehle, die kaum noch gebraucht wurden, blieben erhalten. Es tauchten sehr komplexe Befehle und Adressierungsarten auf, welche durch Compiler und selbst durch Assemblerprogrammierer schwer nutzbar waren.
	Der RISC-Prozessor der 1980/90er Jahre sollte unter Anwendung des [[KISS-Prinzip]]s einen einfachen Befehlssatz erhalten, der schnell zu dekodieren und einfach auszuführen ist. Ein RISC-Befehlssatz verzichtet auf komplexe Befehle – insbesondere auf solche, die Speicherzugriffe (langsam) mit arithmetischen Operationen (schnell) kombinieren. Dadurch lassen sich die Stufen der Prozessorpipeline gut abstimmen, die Stufen werden kürzer, die Pipeline lässt sich schneller takten und sie ist besser ausgelastet, da weniger „Blockaden“ (''stalls'') auftreten.<!-- Diese Eigenschaften ergeben große Effizienzgewinne.--> Einfachere Befehle lassen sich darüber hinaus einheitlicher kodieren als bei CISC-Architekturen, was den Dekodieraufwand und damit die Pipelinelatenz weiter verringert.		Der RISC-Prozessor der 1980/90er Jahre sollte unter Anwendung des [[KISS-Prinzip]]s einen einfachen Befehlssatz erhalten, der schnell zu dekodieren und einfach auszuführen ist. Ein RISC-Befehlssatz verzichtet auf komplexe Befehle – insbesondere auf solche, die Speicherzugriffe (langsam) mit arithmetischen Operationen (schnell) kombinieren. Dadurch lassen sich die Stufen der Prozessorpipeline gut abstimmen, die Stufen werden kürzer, die Pipeline lässt sich schneller takten und sie ist besser ausgelastet, da weniger „Blockaden“ (''stalls'') auftreten.<!-- Diese Eigenschaften ergeben große Effizienzgewinne.--> Einfachere Befehle lassen sich darüber hinaus einheitlicher kodieren als bei CISC-Architekturen, was den Dekodieraufwand und damit die Pipelinelatenz weiter verringert.
Zeile 77:		Zeile 75:
	== Geschichte ==		== Geschichte ==
	=== Anfänge ===		=== Anfänge ===
	Die Anfänge von RISC reichen bis in die 60er Jahre zurück. Ende der 70er und Anfang der 80er Jahre kamen schließlich mehrere Faktoren zusammen, die zu einer neuen Designphilosophie und einer Welle neuer Prozessordesigns führten:<ref>George Radin: The 801 Minicomputer, 1976. (englisch)</ref><ref>{{Literatur \|Autor = David A. Patterson, David R. Ditzel \|Titel = The case for the reduced instruction set computer \|Sammelwerk = Readings in computer architecture \|Ort = San Francisco, CA, USA ~~\|Verlag = Morgan Kaufmann Publishers Inc.~~ \|Datum = 2000 \|ISBN = 978-1-55860-539-8 \|~~DOI~~=~~10.1145/641914.641917~~\|~~Seiten~~ = ~~135–143~~\|Online=https://dl.acm.org/doi/pdf/10.1145/641914.641917?casa_token=5ZZkCVUd-e8AAAAA:USLKyyHZHpRHHyEusoMoBg5dOjiBVVBBTS1B5YLhUq6KC450lh95GOAPMj4TBmWkGV1JnSWfgBEv\|Format=PDF\|~~Zugriff~~=2021-09-12\|~~Sprache~~=en}}</ref><ref>{{Literatur \|Autor = David A. Patterson \|Titel = Reduced instruction set computers \|Sammelwerk = Communications of the ACM \|Band = 28 \|~~Datum~~ = 1985-01-02 \|~~Nummer~~ = 1 \|~~Seiten~~ = ~~8–21~~ \|DOI= 10.1145/2465.214917~~\|Sprache=en~~}}</ref><ref>{{Literatur \|Autor = John Cocke, V. Markstein \|Titel = The evolution of RISC technology at IBM \|Sammelwerk = IBM Journal of Research and Development \|Band = 34 \|Datum = 1990-01 \|~~Nummer~~ = 1 \|~~Seiten~~ = ~~4–11~~ \|DOI= 10.1147/rd.341.0004~~\|Sprache=en~~}}</ref><ref>{{Literatur \|Autor = M. Alsup \|Titel = Motorola’s 88000 family architecture \|Sammelwerk = IEEE Micro \|Band = 10 \|Datum = 1990-06 \|~~Nummer~~ = 3 \|~~Seiten~~ = ~~48–66~~ \|DOI= 10.1109/40.56325~~\|Sprache=en~~}}</ref>		Die Anfänge von RISC reichen bis in die 60er Jahre zurück. Ende der 70er und Anfang der 80er Jahre kamen schließlich mehrere Faktoren zusammen, die zu einer neuen Designphilosophie und einer Welle neuer Prozessordesigns führten:<ref>George Radin: The 801 Minicomputer, 1976. (englisch)</ref><ref>{{Literatur \|Autor=David A. Patterson, David R. Ditzel \|Titel=The case for the reduced instruction set computer \|Sammelwerk=Readings in computer architecture \|Verlag=Morgan Kaufmann Publishers Inc. \|Ort=San Francisco, CA, USA \|Datum=2000 \|ISBN=978-1-55860-539-8 \|Seiten=135–143 \|Sprache=en \|Online=https://dl.acm.org/doi/pdf/10.1145/641914.641917?casa_token=5ZZkCVUd-e8AAAAA:USLKyyHZHpRHHyEusoMoBg5dOjiBVVBBTS1B5YLhUq6KC450lh95GOAPMj4TBmWkGV1JnSWfgBEv \|Format=PDF \|Abruf=2021-09-12 \|DOI=10.1145/641914.641917}}</ref><ref>{{Literatur \|Autor=David A. Patterson \|Titel=Reduced instruction set computers \|Sammelwerk=Communications of the ACM \|Band=28 \|Nummer=1 \|Datum=1985-01-02 \|Seiten=8–21 \|Sprache=en \|DOI=10.1145/2465.214917}}</ref><ref>{{Literatur \|Autor=John Cocke, V. Markstein \|Titel=The evolution of RISC technology at IBM \|Sammelwerk=IBM Journal of Research and Development \|Band=34 \|Nummer=1 \|Datum=1990-01 \|Seiten=4–11 \|Sprache=en \|DOI=10.1147/rd.341.0004}}</ref><ref>{{Literatur \|Autor=M. Alsup \|Titel=Motorola’s 88000 family architecture \|Sammelwerk=IEEE Micro \|Band=10 \|Nummer=3 \|Datum=1990-06 \|Seiten=48–66 \|Sprache=en \|DOI=10.1109/40.56325}}</ref>
	* Durch die Einführung der [[Cache#Cachehierarchie\|Speicherhierarchie]] aus schnellen [[Cache]]s und billigem [[Hauptspeicher]] wurden die Geschwindigkeitsvorteile der [[Mikroprogrammierung\|Mikroprogrammspeicher]] hinfällig.		* Durch die Einführung der [[Cache#Cachehierarchie\|Speicherhierarchie]] aus schnellen [[Cache]]s und billigem [[Hauptspeicher]] wurden die Geschwindigkeitsvorteile der [[Mikroprogrammierung\|Mikroprogrammspeicher]] hinfällig.
	* Die [[Compiler]] wurden aufwändiger und erzeugten schnelleren Code, etwa indem sie die Registervergabe durch [[Färbung (Graphentheorie)\|Graphfärbung]] lösten, gemeinsame Teilausdrücke entfernten, schnellere äquivalente Anweisungen verwendeten, durch das statische Auswerten von Ausdrücken zur Übersetzungszeit und durch das Entfernen von totem Programmcode. Viele dieser Optimierungen können auf [[Mikroprogrammierung\|mikroprogrammierten]] Prozessoren nicht ihr volles Potential ausschöpfen, weil sie nicht direkt auf den internen [[Mikroprogrammierung\|Mikrocode]] angewendet werden können.		* Die [[Compiler]] wurden aufwändiger und erzeugten schnelleren Code, etwa indem sie die Registervergabe durch [[Färbung (Graphentheorie)\|Graphfärbung]] lösten, gemeinsame Teilausdrücke entfernten, schnellere äquivalente Anweisungen verwendeten, durch das statische Auswerten von Ausdrücken zur Übersetzungszeit und durch das Entfernen von totem Programmcode. Viele dieser Optimierungen können auf [[Mikroprogrammierung\|mikroprogrammierten]] Prozessoren nicht ihr volles Potential ausschöpfen, weil sie nicht direkt auf den internen [[Mikroprogrammierung\|Mikrocode]] angewendet werden können.
Zeile 120:		Zeile 118:
	* [[Nintendo]]: Game Boy Advance (ARM7), Nintendo DS (ARM7, ARM9)		* [[Nintendo]]: Game Boy Advance (ARM7), Nintendo DS (ARM7, ARM9)
	* [[HP Palm\|Palm]]: PocketPC PDAs und Smartphones (Intel [[XScale]] und Samsung SC32442 – ARM9)		* [[HP Palm\|Palm]]: PocketPC PDAs und Smartphones (Intel [[XScale]] und Samsung SC32442 – ARM9)
	* [[Sony]]: verschiedene Mobiltelefone, Network Walkman (Eigenentwicklung, ARM-basiert)</ref> bei denen es um relativ hohe Leistung, geringen Stromverbrauch und niedrige Kosten geht (typisch: 100–500 MHz, teilweise bis zu 2,7 GHz<ref>AnandTech: [http://www.anandtech.com/show/8687/the-nexus-6-review The Motorola Nexus 6]</ref>; Stand 2015). Die ARM Ltd., die diese Systeme konstruiert, baut allerdings selbst keine Prozessoren, sondern verkauft lediglich Lizenzen für das Design an ihre Kunden. Mittlerweile sollen 10 Milliarden ARM-CPUs im Umlauf sein, die z. B. zum Einsatz kommen in [[Tabletcomputer\|Tablets]], [[Digitalkamera]]s, [[Grafikfähiger Taschenrechner\|grafikfähigen Taschenrechnern]], [[Network Attached Storage\|NAS]], [[Router]]n, [[Spielkonsole]]n, [[Personal Digital Assistant\|PDAs]], [[Smartphone]]s und verschiedenen Mobiltelefonen. Ein Einsatz für energiesparende Server wird für die nahe bis mittlere Zukunft angestrebt, weshalb ARM im Jahre 2012 erste Prozessoren mit [[64-Bit-Architektur]] vorstellte.<ref>Heise Online: [http://heise.de/-1368660 ARM bläst zum Angriff auf 64-Bit-Server]</ref><ref>ARM-Presseerklärung: [http://www.arm.com/about/newsroom/arm-launches-cortex-a50-series-the-worlds-most-energy-efficient-64-bit-processors.php ARM Launches Cortex-A50 Series, the World's Most Energy-Efficient 64-bit Processors]</ref>		* [[Sony]]: verschiedene Mobiltelefone, Network Walkman (Eigenentwicklung, ARM-basiert)</ref> bei denen es um relativ hohe Leistung, geringen Stromverbrauch und niedrige Kosten geht (typisch: 100–500 MHz, teilweise bis zu 2,7 GHz;<ref>AnandTech: [http://www.anandtech.com/show/8687/the-nexus-6-review The Motorola Nexus 6]</ref> Stand 2015). Die ARM Ltd., die diese Systeme konstruiert, baut allerdings selbst keine Prozessoren, sondern verkauft lediglich Lizenzen für das Design an ihre Kunden. Mittlerweile sollen 10 Milliarden ARM-CPUs im Umlauf sein, die z. B. zum Einsatz kommen in [[Tabletcomputer\|Tablets]], [[Digitalkamera]]s, [[Grafikfähiger Taschenrechner\|grafikfähigen Taschenrechnern]], [[Network Attached Storage\|NAS]], [[Router]]n, [[Spielkonsole]]n, [[Personal Digital Assistant\|PDAs]], [[Smartphone]]s und verschiedenen Mobiltelefonen. Ein Einsatz für energiesparende Server wird für die nahe bis mittlere Zukunft angestrebt, weshalb ARM im Jahre 2012 erste Prozessoren mit [[64-Bit-Architektur]] vorstellte.<ref>Heise Online: [http://heise.de/-1368660 ARM bläst zum Angriff auf 64-Bit-Server]</ref><ref>ARM-Presseerklärung: [http://www.arm.com/about/newsroom/arm-launches-cortex-a50-series-the-worlds-most-energy-efficient-64-bit-processors.php ARM Launches Cortex-A50 Series, the World's Most Energy-Efficient 64-bit Processors]</ref>
	* [[IBM Power\|Power Architecture]] – Eine Entwicklung von [[IBM]] und [[Freescale]] (früher [[Motorola]]), ist heute die am weitesten verbreitete RISC-CPU im High-End-Bereich, sie ist eine Architektur mit zahlreichen Einsatzgebieten,<ref>PowerPC Beispiele:		* [[IBM Power\|Power Architecture]] – Eine Entwicklung von [[IBM]] und [[Freescale]] (früher [[Motorola]]), ist heute die am weitesten verbreitete RISC-CPU im High-End-Bereich, sie ist eine Architektur mit zahlreichen Einsatzgebieten,<ref>PowerPC Beispiele:
	* Apple: PowerPC-basierte [[Macintosh]] Computer		* Apple: PowerPC-basierte [[Macintosh]] Computer
Zeile 148:		Zeile 146:
	* [[Hitachi (Unternehmen)\|Hitachis]] [[SuperH]], war weit verbreitet z. B. in den Spielkonsolen [[Sega 32X\|Sega Super 32X]], [[Sega Saturn]] und [[Dreamcast]]. SuperH wird heute ähnlich wie die ARM-Plattform hauptsächlich in [[Embedded Systems\|eingebetteten Systemen]] eingesetzt.		* [[Hitachi (Unternehmen)\|Hitachis]] [[SuperH]], war weit verbreitet z. B. in den Spielkonsolen [[Sega 32X\|Sega Super 32X]], [[Sega Saturn]] und [[Dreamcast]]. SuperH wird heute ähnlich wie die ARM-Plattform hauptsächlich in [[Embedded Systems\|eingebetteten Systemen]] eingesetzt.
	* [[Atmel AVR]] wird in [[Embedded Systems\|eingebetteten Systemen]] eingesetzt, wie z. B. [[Xbox]]-Steuerkontrollern, aber auch in [[BMW]]-Automobilen.		* [[Atmel AVR]] wird in [[Embedded Systems\|eingebetteten Systemen]] eingesetzt, wie z. B. [[Xbox]]-Steuerkontrollern, aber auch in [[BMW]]-Automobilen.
	* Das [[OpenRISC]]-Projekt greift die Philosophie [[Freie Hardware\|freier Hardware]] auf. Ziel des Projektes ist es, eine CPU zu erstellen, auf der [[Linux]] läuft und das – im Sinne [[Freie Software\|freier Software]] – frei verfügbar ist.<ref>{{~~webarchiv~~\|url=http://www.ppcnux.de/?q=opencore-openrisc \|text=OpenCore – OpenRISC\|wayback=20110824042454}} – Artikel bei ''PPCNUX'', vom 28. Juni 2011.</ref>		* Das [[OpenRISC]]-Projekt greift die Philosophie [[Freie Hardware\|freier Hardware]] auf. Ziel des Projektes ist es, eine CPU zu erstellen, auf der [[Linux]] läuft und das – im Sinne [[Freie Software\|freier Software]] – frei verfügbar ist.<ref>{{Webarchiv\|url=http://www.ppcnux.de/?q=opencore-openrisc \|text=OpenCore – OpenRISC\|wayback=20110824042454}} – Artikel bei ''PPCNUX'', vom 28. Juni 2011.</ref>
	* [[RISC-V]] ist ein weiteres freies Instruktionsset basierend auf den RISC-Prinzipien.		* [[RISC-V]] ist ein weiteres freies Instruktionsset basierend auf den RISC-Prinzipien.

← Nächstältere Version		Version vom 14. März 2022, 11:18 Uhr
Zeile 1:		Zeile 1:
	{{Weiterleitungshinweis\|RISC}}		{{Weiterleitungshinweis\|RISC}}

	'''Reduced Instruction Set Computer''' ('''RISC''', {{enS}} für ''Rechner mit reduziertem [[Befehlssatz]]'') ist eine [[Rechnerarchitektur\|Designphilosophie]] für [[Prozessor\|Computerprozessoren]]. Der Begriff wurde 1980 von [[David A. Patterson]] und [[Carlo H. Séquin]] geprägt.<ref>{{Literatur \|Autor = David A. Patterson, Carlo H. Sequin \|Titel = RISC I: a reduced instruction set VLSI computer \|Sammelwerk = 25 years of the international symposia on Computer architecture (selected papers) \|Reihe= ISCA ’98 \|Ort = New York, NY, USA \|Verlag = Association for Computing Machinery \|Datum = 1998 \|ISBN = 978-1-58113-058-4 \|Seiten = 216–230 \|DOI= 10.1145/285930.285981}}</ref>		'''Reduced Instruction Set Computer''' ('''RISC''', {{enS}} für ''Rechner mit reduziertem [[Befehlssatz]]'') ist eine [[Rechnerarchitektur\|Designphilosophie]] für [[Prozessor\|Computerprozessoren]]. Der Begriff wurde 1980 von [[David A. Patterson]] und Carlo H. Séquin geprägt.<ref>{{Literatur \|Autor = David A. Patterson, Carlo H. Sequin \|Titel = RISC I: a reduced instruction set VLSI computer \|Sammelwerk = 25 years of the international symposia on Computer architecture (selected papers) \|Reihe= ISCA ’98 \|Ort = New York, NY, USA \|Verlag = Association for Computing Machinery \|Datum = 1998 \|ISBN = 978-1-58113-058-4 \|Seiten = 216–230 \|DOI= 10.1145/285930.285981}}</ref> Das Designziel war der Verzicht auf einen komplexen, für die [[Assemblersprache\|Assemblerprogrammierung]] komfortablen [[Befehlssatz]] hin zu einfach zu dekodierenden und schnell auszuführenden Befehlen („eigentliche Befehlsausführung“ meist nur 1 Takt). Dies ermöglichte zudem höhere [[Taktsignal\|Taktfrequenzen]].
	Das Designziel war der Verzicht auf einen komplexen, für die [[Assemblersprache\|Assemblerprogrammierung]] komfortablen [[Befehlssatz]] hin zu einfach zu dekodierenden und schnell auszuführenden Befehlen („eigentliche Befehlsausführung“ meist nur 1 Takt). Dies ermöglichte zudem höhere [[Taktsignal\|Taktfrequenzen]].

	Die RISC entgegengesetzte Designphilosophie wird als [[Complex Instruction Set Computer]] (CISC) bezeichnet. In der heutigen Zeit hat die Unterscheidung in RISC und CISC weitgehend an Bedeutung verloren. Ehemalige RISC-[[Prozessorfamilie]]n haben mittlerweile auch komplexere Befehle aufgenommen, CISC-Prozessoren haben seit Mitte der 1990er Jahre RISC-ähnliche Designkomponenten erhalten und sind ebenfalls [[superskalar]]. Die Dekodierung von Befehlen nimmt unabhängig von RISC oder CISC nur noch einen kleinen Teil der Chipfläche ein. Die Hauptfläche der Chips nehmen mittlerweile Verarbeitungseinheiten ein, die erst seit Anfang der 1990er Jahre in Prozessoren auftauchen.		Die RISC entgegengesetzte Designphilosophie wird als [[Complex Instruction Set Computer]] (CISC) bezeichnet. In der heutigen Zeit hat die Unterscheidung in RISC und CISC weitgehend an Bedeutung verloren. Ehemalige RISC-[[Prozessorfamilie]]n haben mittlerweile auch komplexere Befehle aufgenommen, CISC-Prozessoren haben seit Mitte der 1990er Jahre RISC-ähnliche Designkomponenten erhalten und sind ebenfalls [[superskalar]]. Die Dekodierung von Befehlen nimmt unabhängig von RISC oder CISC nur noch einen kleinen Teil der Chipfläche ein. Die Hauptfläche der Chips nehmen mittlerweile Verarbeitungseinheiten ein, die erst seit Anfang der 1990er Jahre in Prozessoren auftauchen.
Zeile 21:		Zeile 20:
	* Genügend Hauptspeicher, um komplexe Optimierungen in Compilern überhaupt erst durchführen zu können.<br />Genügend Hauptspeicher für den etwas längeren Code (den RISC damals mit sich brachte).		* Genügend Hauptspeicher, um komplexe Optimierungen in Compilern überhaupt erst durchführen zu können.<br />Genügend Hauptspeicher für den etwas längeren Code (den RISC damals mit sich brachte).
	* Man wollte viel Rechenleistung aus den damals möglichen 0,2 bis 2 Millionen Transistoren einer CPU herausholen.		* Man wollte viel Rechenleistung aus den damals möglichen 0,2 bis 2 Millionen Transistoren einer CPU herausholen.
	<!-- * Die Freiheit, die es nur bei der Entwicklung neuer Architekturen gibt. Sie ermöglichte es überhaupt, alte Zöpfe abzuschneiden und ganz neue Ansätze auszuprobieren. // „Hype des Neuen“? Bitte belegen. -->

	Folgende Eigenschaften sind typisch für RISC-Prozessoren:		Folgende Eigenschaften sind typisch für RISC-Prozessoren:
	* Alle Befehle folgen dem gleichen oder sehr wenigen Ablaufschemata (Fetch, Decode, …)		* Alle Befehle folgen dem gleichen oder sehr wenigen Ablaufschemata (Fetch, Decode, …)
Zeile 76:		Zeile 73:

	=== Befehle mit fester Länge und wenigen Formaten ===		=== Befehle mit fester Länge und wenigen Formaten ===
	Alle Befehle sind gleich lang und es gibt nur wenige [[Befehlssatz\|Befehlsformate]]. Das heißt, dass bei fast allen Befehlen die Lage von [[Opcode]], Registeroperanden und [[Literal]]en gleich ist, was das Dekodieren wesentlich vereinfacht und damit beschleunigt. Typisch sind 32 Bit breite Befehlsworte und fünf verschiedene Befehlsformate. Erwähnenswerte Ausnahmen sind [[IBM 801\|IBMs ursprünglicher 801]], [[ARM-Architektur#Thumb-Befehlssatz\|ARMs Thumb]], [[microMIPS]] und [[Infineon TriCore]]. Diese RISC-Architekturen benutzen variable Befehlslängen von 16 und 32 Bit, um so den Programmcode zu verkürzen.		Alle Befehle sind gleich lang und es gibt nur wenige [[Befehlssatz\|Befehlsformate]]. Das heißt, dass bei fast allen Befehlen die Lage von [[Opcode]], Registeroperanden und [[Literal]]en gleich ist, was das Dekodieren wesentlich vereinfacht und damit beschleunigt. Typisch sind 32 Bit breite Befehlsworte und fünf verschiedene Befehlsformate. Erwähnenswerte Ausnahmen sind [[IBM 801\|IBMs ursprünglicher 801]], [[ARM-Architektur#Thumb-Befehlssatz\|ARMs Thumb]], microMIPS und [[Infineon TriCore]]. Diese RISC-Architekturen benutzen variable Befehlslängen von 16 und 32 Bit, um so den Programmcode zu verkürzen.

	== Geschichte ==		== Geschichte ==
Zeile 133:		Zeile 130:
	<!-- ** Sony: [[PlayStation 3]] Spielkonsole // die PS3 erzielt ihre Leistung v.a. aus den SPEs, und die sind zwar RISC, aber nicht PowerPC --></ref> angefangen bei leistungsstarken [[Eingebettetes System\|eingebetteten Systemen]] wie Druckern oder [[Router]]n, über Workstations, bis hin zu Supercomputern.		<!-- ** Sony: [[PlayStation 3]] Spielkonsole // die PS3 erzielt ihre Leistung v.a. aus den SPEs, und die sind zwar RISC, aber nicht PowerPC --></ref> angefangen bei leistungsstarken [[Eingebettetes System\|eingebetteten Systemen]] wie Druckern oder [[Router]]n, über Workstations, bis hin zu Supercomputern.
	* [[MIPS-Architektur\|MIPS]] – Anfangs wurden die CPUs vor allem in klassischen [[Workstation]]s und Servern eingesetzt, heute liegt der Haupteinsatzbereich, ähnlich wie bei ARM, im Bereich [[Eingebettetes System\|Eingebettete Systeme]].<ref>MIPS-Beispiele:		* [[MIPS-Architektur\|MIPS]] – Anfangs wurden die CPUs vor allem in klassischen [[Workstation]]s und Servern eingesetzt, heute liegt der Haupteinsatzbereich, ähnlich wie bei ARM, im Bereich [[Eingebettetes System\|Eingebettete Systeme]].<ref>MIPS-Beispiele:

	* [[AVM GmbH\|AVM]]: [[Fritz!Box]] WLAN/Telefonie-Router		* [[AVM GmbH\|AVM]]: [[Fritz!Box]] WLAN/Telefonie-Router
	* [[Silicon Graphics\|SGI]]: Server und Workstations wie Indy, Onyx und Origin (R2000 bis R12000)		* [[Silicon Graphics\|SGI]]: Server und Workstations wie Indy, Onyx und Origin (R2000 bis R12000)
Zeile 138:		Zeile 136:
	* [[Nintendo 64]] Spielkonsole		* [[Nintendo 64]] Spielkonsole
	* Linksys [[WRT54G]] und zahlreiche ähnliche Geräte, siehe auch [http://wiki.openwrt.org/TableOfHardware OpenWRT unterstützte Router]		* Linksys [[WRT54G]] und zahlreiche ähnliche Geräte, siehe auch [http://wiki.openwrt.org/TableOfHardware OpenWRT unterstützte Router]
	* [[MikroTik]], siehe [[:en:MikroTik\|MikroTik]] in der englischsprachigen Wikipedia; [[RouterBOARD]]</ref> Praktisch alle MIPS-basierten Workstation- und Server-Familien wurden mittlerweile auf Intel [[Itanium]] migriert.		* [[MikroTik]], siehe [[:en:MikroTik\|MikroTik]] in der englischsprachigen Wikipedia; RouterBOARD</ref> Praktisch alle MIPS-basierten Workstation- und Server-Familien wurden mittlerweile auf Intel [[Itanium]] migriert.
	* [[Oracle Corporation\|Oracles]] (ehemals [[Sun Microsystems]]) [[Sun SPARC\|SPARC]]-Produktlinie wurde vor allem in klassischen [[Workstation]]s und Servern von Sun eingesetzt.<ref>SPARC-Beispiele:		* [[Oracle Corporation\|Oracles]] (ehemals [[Sun Microsystems]]) [[Sun SPARC\|SPARC]]-Produktlinie wurde vor allem in klassischen [[Workstation]]s und Servern von Sun eingesetzt.<ref>SPARC-Beispiele:
	* [[K computer]] japanischer Supercomputer		* [[K computer]] japanischer Supercomputer