Out-of-order execution - Versionsgeschichte

Winkekatze: "in-of-order execution" entlinkt und gefettet, da es nach Löschung eine Weiterleitung auf diesen Artikel geworden ist

2025-04-08T17:04:07Z

"in-of-order execution" entlinkt und gefettet, da es nach Löschung eine Weiterleitung auf diesen Artikel geworden ist

← Nächstältere Version		Version vom 8. April 2025, 19:04 Uhr
Zeile 1:		Zeile 1:
	{{lang\|en\|'''Out-of-order execution'''}} ({{enS}} für etwa ''Ausführung in anderer Reihenfolge [als im Programmcode]'') bezeichnet die Möglichkeit, Maschinenbefehle in den Ausführungseinheiten eines (meist [[Superskalarität\|superskalaren]]) [[Prozessor]]s in einer anderen Reihenfolge auszuführen als sie im [[Programmcode]] stehen, ohne allerdings das Ergebnis zu verändern. Dadurch können mehr Befehle parallel ausgeführt werden, da die Recheneinheiten des Prozessors besser ausgelastet werden. Das Gegenteil von {{lang\|en\|''out-of-order execution''}} ist {{lang\|en\|''[[in-order execution]]''}}, bei der die Befehle strikt nach Programmreihenfolge abgearbeitet werden, wie etwa beim [[Von-Neumann-Zyklus]]. Weil das Ergebnis das gleiche sein muss wie bei Ausführung in Programmreihenfolge, erhöht ''out-of-order execution'' die Geschwindigkeit nur bei Befehlsfolgen, bei denen ein nachfolgender Befehl nicht vom Ergebnis des vorherigen Befehls abhängt (sondern nur von Befehlen, die „weit genug entfernt“ zuvor ausgeführt wurden).		{{lang\|en\|'''Out-of-order execution'''}} ({{enS}} für etwa ''Ausführung in anderer Reihenfolge [als im Programmcode]'') bezeichnet die Möglichkeit, Maschinenbefehle in den Ausführungseinheiten eines (meist [[Superskalarität\|superskalaren]]) [[Prozessor]]s in einer anderen Reihenfolge auszuführen als sie im [[Programmcode]] stehen, ohne allerdings das Ergebnis zu verändern. Dadurch können mehr Befehle parallel ausgeführt werden, da die Recheneinheiten des Prozessors besser ausgelastet werden. Das Gegenteil von {{lang\|en\|''out-of-order execution''}} ist {{lang\|en\|'''in-order execution'''}}, bei der die Befehle strikt nach Programmreihenfolge abgearbeitet werden, wie etwa beim [[Von-Neumann-Zyklus]]. Weil das Ergebnis das gleiche sein muss wie bei Ausführung in Programmreihenfolge, erhöht ''out-of-order execution'' die Geschwindigkeit nur bei Befehlsfolgen, bei denen ein nachfolgender Befehl nicht vom Ergebnis des vorherigen Befehls abhängt (sondern nur von Befehlen, die „weit genug entfernt“ zuvor ausgeführt wurden).

	Die schwerwiegenden Sicherheitslücken [[Spectre (Sicherheitslücke)\|Spectre]] und [[Meltdown (Sicherheitslücke)\|Meltdown]] können nur gegen Prozessoren eingesetzt werden, die zu {{lang\|en\|''out-of-order execution''}} fähig sind.		Die schwerwiegenden Sicherheitslücken [[Spectre (Sicherheitslücke)\|Spectre]] und [[Meltdown (Sicherheitslücke)\|Meltdown]] können nur gegen Prozessoren eingesetzt werden, die zu {{lang\|en\|''out-of-order execution''}} fähig sind.

Winkekatze: Groß-/Kleinschreibung und Kursivierung von englischen Ausdrücken vereinheitlicht

2025-03-31T12:54:19Z

Groß-/Kleinschreibung und Kursivierung von englischen Ausdrücken vereinheitlicht

78.48.6.45: K.

2025-02-01T09:17:20Z

← Nächstältere Version		Version vom 1. Februar 2025, 11:17 Uhr
Zeile 1:		Zeile 1:
	{{lang\|en\|'''Out-of-order execution'''}} ({{enS}} für etwa ''Ausführung in anderer Reihenfolge [als im Programmcode]'') bezeichnet die Möglichkeit, Maschinenbefehle in den Ausführungseinheiten eines (meist [[Superskalarität\|superskalaren]]) [[Prozessor]]s in einer anderen Reihenfolge auszuführen als sie im [[Programmcode]] stehen, ohne allerdings das Ergebnis zu verändern. Dadurch können mehr Befehle parallel ausgeführt werden, da die Recheneinheiten des Prozessors besser ausgelastet werden. Das Gegenteil von {{lang\|en\|out-of-order execution}} ist {{lang\|en\|''[[in-order execution]]''}}, bei der die Befehle strikt nach Programmreihenfolge abgearbeitet werden, wie etwa beim [[Von-Neumann-Zyklus]]. Weil das Ergebnis der Out-of-Order-Ausführung das gleiche sein muss wie bei Ausführung in Programmreihenfolge, erhöht Out-of-Order-Execution die Geschwindigkeit nur bei Befehlsfolgen, bei denen ein nachfolgender Befehl nicht vom Ergebnis des vorherigen Befehls abhängt (sondern nur von Befehlen, die „weit genug entfernt“ zuvor ausgeführt wurden).		{{lang\|en\|'''Out-of-order execution'''}} ({{enS}} für etwa ''Ausführung in anderer Reihenfolge [als im Programmcode]'') bezeichnet die Möglichkeit, Maschinenbefehle in den Ausführungseinheiten eines (meist [[Superskalarität\|superskalaren]]) [[Prozessor]]s in einer anderen Reihenfolge auszuführen als sie im [[Programmcode]] stehen, ohne allerdings das Ergebnis zu verändern. Dadurch können mehr Befehle parallel ausgeführt werden, da die Recheneinheiten des Prozessors besser ausgelastet werden. Das Gegenteil von {{lang\|en\|out-of-order execution}} ist {{lang\|en\|''[[in-order execution]]''}}, bei der die Befehle strikt nach Programmreihenfolge abgearbeitet werden, wie etwa beim [[Von-Neumann-Zyklus]]. Weil das Ergebnis der Out-of-Order-Ausführung das gleiche sein muss wie bei Ausführung in Programmreihenfolge, erhöht Out-of-Order-Execution die Geschwindigkeit nur bei Befehlsfolgen, bei denen ein nachfolgender Befehl nicht vom Ergebnis des vorherigen Befehls abhängt (sondern nur von Befehlen, die „weit genug entfernt“ zuvor ausgeführt wurden).

	Die schwerwiegenden Sicherheitslücken [[Spectre (Sicherheitslücke)\|Spectre]] und [[Meltdown (Sicherheitslücke)\|Meltdown]] können gegen Prozessoren eingesetzt werden, die zu ''Out-of-order execution'' fähig sind.		Die schwerwiegenden Sicherheitslücken [[Spectre (Sicherheitslücke)\|Spectre]] und [[Meltdown (Sicherheitslücke)\|Meltdown]] können nur gegen Prozessoren eingesetzt werden, die zu ''Out-of-order execution'' fähig sind.

	== Motivation ==		== Motivation ==

78.48.6.45: Siehe auch in den Text eingearbeitet.

2025-02-01T09:16:56Z

Siehe auch in den Text eingearbeitet.

← Nächstältere Version		Version vom 1. Februar 2025, 11:16 Uhr
Zeile 1:		Zeile 1:
	{{lang\|en\|'''Out-of-order execution'''}} ({{enS}} für etwa ''Ausführung in anderer Reihenfolge [als im Programmcode]'') bezeichnet die Möglichkeit, Maschinenbefehle in den Ausführungseinheiten eines (meist [[Superskalarität\|superskalaren]]) [[Prozessor]]s in einer anderen Reihenfolge auszuführen als sie im [[Programmcode]] stehen, ohne allerdings das Ergebnis zu verändern. Dadurch können mehr Befehle parallel ausgeführt werden, da die Recheneinheiten des Prozessors besser ausgelastet werden. Das Gegenteil von {{lang\|en\|out-of-order execution}} ist {{lang\|en\|''[[in-order execution]]''}}, bei der die Befehle strikt nach Programmreihenfolge abgearbeitet werden, wie etwa beim [[Von-Neumann-Zyklus]]. Weil das Ergebnis der Out-of-Order-Ausführung das gleiche sein muss wie bei Ausführung in Programmreihenfolge, erhöht Out-of-Order-Execution die Geschwindigkeit nur bei Befehlsfolgen, bei denen ein nachfolgender Befehl nicht vom Ergebnis des vorherigen Befehls abhängt (sondern nur von Befehlen, die „weit genug entfernt“ zuvor ausgeführt wurden).		{{lang\|en\|'''Out-of-order execution'''}} ({{enS}} für etwa ''Ausführung in anderer Reihenfolge [als im Programmcode]'') bezeichnet die Möglichkeit, Maschinenbefehle in den Ausführungseinheiten eines (meist [[Superskalarität\|superskalaren]]) [[Prozessor]]s in einer anderen Reihenfolge auszuführen als sie im [[Programmcode]] stehen, ohne allerdings das Ergebnis zu verändern. Dadurch können mehr Befehle parallel ausgeführt werden, da die Recheneinheiten des Prozessors besser ausgelastet werden. Das Gegenteil von {{lang\|en\|out-of-order execution}} ist {{lang\|en\|''[[in-order execution]]''}}, bei der die Befehle strikt nach Programmreihenfolge abgearbeitet werden, wie etwa beim [[Von-Neumann-Zyklus]]. Weil das Ergebnis der Out-of-Order-Ausführung das gleiche sein muss wie bei Ausführung in Programmreihenfolge, erhöht Out-of-Order-Execution die Geschwindigkeit nur bei Befehlsfolgen, bei denen ein nachfolgender Befehl nicht vom Ergebnis des vorherigen Befehls abhängt (sondern nur von Befehlen, die „weit genug entfernt“ zuvor ausgeführt wurden).

			Die schwerwiegenden Sicherheitslücken [[Spectre (Sicherheitslücke)\|Spectre]] und [[Meltdown (Sicherheitslücke)\|Meltdown]] können gegen Prozessoren eingesetzt werden, die zu ''Out-of-order execution'' fähig sind.

	== Motivation ==		== Motivation ==
Zeile 34:		Zeile 36:
	== Siehe auch ==		== Siehe auch ==
	* [[Hardwareseitiges Multithreading]]		* [[Hardwareseitiges Multithreading]]
	* [[Spectre (Sicherheitslücke)]]
	* [[Meltdown (Sicherheitslücke)]]

	== Literatur ==		== Literatur ==

Y2kbug: /* Motivation */ in Klammern ist es klar, dass das eine Anmerkung ist... Die x86-Architektur ist was anderes als x86-Prozessoren. Der Architektur ist es eigentlich egal, in wie viele Einheiten das aufgespittet (oder nicht) ist.

2024-12-20T10:41:07Z

Motivation: in Klammern ist es klar, dass das eine Anmerkung ist... Die x86-Architektur ist was anderes als x86-Prozessoren. Der Architektur ist es eigentlich egal, in wie viele Einheiten das aufgespittet (oder nicht) ist.

← Nächstältere Version		Version vom 20. Dezember 2024, 12:41 Uhr
Zeile 2:		Zeile 2:

	== Motivation ==		== Motivation ==
	Ein Prozessor hat mehrere Funktionseinheiten, (~~Anmerkung: Bei der~~ x86-~~Befehlssatzarchitektur~~ erstmals seit dem [[Intel Pentium#Die Pentium-1-Familie\|Intel Pentium P54]]) u. a. [[arithmetisch-logische Einheit]] (ALU), [[Gleitkommaeinheit]] (FPU), Lade-und-Speicher-Einheit und spezielle (Gleitkomma-)Vektoreinheiten. Bei superskalaren Prozessoren ermöglichen sie, [[Befehlsparallelität]] auszunutzen und damit die Ausführungsgeschwindigkeit zu erhöhen: Während ein vorhergehender Befehl eine Funktionseinheit noch belegt, stehen die freien Funktionseinheiten bereits dem nachfolgenden Befehl zur Verfügung. Wegen [[Datenabhängigkeit]]en zwischen den Befehlen, oder wenn sie dieselbe Funktionseinheit benötigen, ist die parallele Ausführung aber nicht immer möglich. Oft könnten Befehle zwar parallel ausgeführt werden, stehen aber nicht direkt hintereinander im Programmcode; ein Prozessor ohne Out-of-Order-Execution hält sich streng an die Ausführungsreihenfolge, die im Programm vorgegeben ist, und kann sie dann nicht parallel ausführen.		Ein Prozessor hat mehrere Funktionseinheiten (bei [[x86-Prozessor]]en erstmals seit dem [[Intel Pentium#Die Pentium-1-Familie\|Intel Pentium P54]]), u. a. [[arithmetisch-logische Einheit]] (ALU), [[Gleitkommaeinheit]] (FPU), Lade-und-Speicher-Einheit und spezielle (Gleitkomma-)Vektoreinheiten. Bei superskalaren Prozessoren ermöglichen sie, [[Befehlsparallelität]] auszunutzen und damit die Ausführungsgeschwindigkeit zu erhöhen: Während ein vorhergehender Befehl eine Funktionseinheit noch belegt, stehen die freien Funktionseinheiten bereits dem nachfolgenden Befehl zur Verfügung. Wegen [[Datenabhängigkeit]]en zwischen den Befehlen, oder wenn sie dieselbe Funktionseinheit benötigen, ist die parallele Ausführung aber nicht immer möglich. Oft könnten Befehle zwar parallel ausgeführt werden, stehen aber nicht direkt hintereinander im Programmcode; ein Prozessor ohne Out-of-Order-Execution hält sich streng an die Ausführungsreihenfolge, die im Programm vorgegeben ist, und kann sie dann nicht parallel ausführen.

	Eine Umordnung der Befehle im Programm per Hand oder durch den Compiler kann auf einem In-Order-Prozessor zwar zu besseren Ergebnissen führen, ist aber im Allgemeinen nicht optimal, weil Einflüsse während der Laufzeit nicht oder kaum berücksichtigt werden können. Insbesondere ist die Ausführungszeit von Speicherzugriffen nicht vorhersagbar. Diese hängt davon ab, ob der [[Cache]] die geforderten Daten oder der Übersetzungspuffer ([[Translation Lookaside Buffer\|TLB]]) die geforderte Seitenübersetzung liefern kann. Das kann man meist nicht oder nur schwer zur [[Kompilierzeit]] voraussagen.		Eine Umordnung der Befehle im Programm per Hand oder durch den Compiler kann auf einem In-Order-Prozessor zwar zu besseren Ergebnissen führen, ist aber im Allgemeinen nicht optimal, weil Einflüsse während der Laufzeit nicht oder kaum berücksichtigt werden können. Insbesondere ist die Ausführungszeit von Speicherzugriffen nicht vorhersagbar. Diese hängt davon ab, ob der [[Cache]] die geforderten Daten oder der Übersetzungspuffer ([[Translation Lookaside Buffer\|TLB]]) die geforderte Seitenübersetzung liefern kann. Das kann man meist nicht oder nur schwer zur [[Kompilierzeit]] voraussagen.

Wikimagnesit: Ausdruck formaler gemacht

2024-12-20T10:00:56Z

Ausdruck formaler gemacht

← Nächstältere Version		Version vom 20. Dezember 2024, 12:00 Uhr
Zeile 2:		Zeile 2:

	== Motivation ==		== Motivation ==
	Ein Prozessor hat mehrere Funktionseinheiten, (Anmerkung: In der x86 ~~Welt~~ erstmals seit dem [[Intel Pentium#Die Pentium-1-Familie\|Intel Pentium P54]]) u. a. [[arithmetisch-logische Einheit]] (ALU), [[Gleitkommaeinheit]] (FPU), Lade-und-Speicher-Einheit und spezielle (Gleitkomma-)Vektoreinheiten. Bei superskalaren Prozessoren ermöglichen sie, [[Befehlsparallelität]] auszunutzen und damit die Ausführungsgeschwindigkeit zu erhöhen: Während ein vorhergehender Befehl eine Funktionseinheit noch belegt, stehen die freien Funktionseinheiten bereits dem nachfolgenden Befehl zur Verfügung. Wegen [[Datenabhängigkeit]]en zwischen den Befehlen, oder wenn sie dieselbe Funktionseinheit benötigen, ist die parallele Ausführung aber nicht immer möglich. Oft könnten Befehle zwar parallel ausgeführt werden, stehen aber nicht direkt hintereinander im Programmcode; ein Prozessor ohne Out-of-Order-Execution hält sich streng an die Ausführungsreihenfolge, die im Programm vorgegeben ist, und kann sie dann nicht parallel ausführen.		Ein Prozessor hat mehrere Funktionseinheiten, (Anmerkung: Bei der x86-Befehlssatzarchitektur erstmals seit dem [[Intel Pentium#Die Pentium-1-Familie\|Intel Pentium P54]]) u. a. [[arithmetisch-logische Einheit]] (ALU), [[Gleitkommaeinheit]] (FPU), Lade-und-Speicher-Einheit und spezielle (Gleitkomma-)Vektoreinheiten. Bei superskalaren Prozessoren ermöglichen sie, [[Befehlsparallelität]] auszunutzen und damit die Ausführungsgeschwindigkeit zu erhöhen: Während ein vorhergehender Befehl eine Funktionseinheit noch belegt, stehen die freien Funktionseinheiten bereits dem nachfolgenden Befehl zur Verfügung. Wegen [[Datenabhängigkeit]]en zwischen den Befehlen, oder wenn sie dieselbe Funktionseinheit benötigen, ist die parallele Ausführung aber nicht immer möglich. Oft könnten Befehle zwar parallel ausgeführt werden, stehen aber nicht direkt hintereinander im Programmcode; ein Prozessor ohne Out-of-Order-Execution hält sich streng an die Ausführungsreihenfolge, die im Programm vorgegeben ist, und kann sie dann nicht parallel ausführen.

	Eine Umordnung der Befehle im Programm per Hand oder durch den Compiler kann auf einem In-Order-Prozessor zwar zu besseren Ergebnissen führen, ist aber im Allgemeinen nicht optimal, weil Einflüsse während der Laufzeit nicht oder kaum berücksichtigt werden können. Insbesondere ist die Ausführungszeit von Speicherzugriffen nicht vorhersagbar. Diese hängt davon ab, ob der [[Cache]] die geforderten Daten oder der Übersetzungspuffer ([[Translation Lookaside Buffer\|TLB]]) die geforderte Seitenübersetzung liefern kann. Das kann man meist nicht oder nur schwer zur [[Kompilierzeit]] voraussagen.		Eine Umordnung der Befehle im Programm per Hand oder durch den Compiler kann auf einem In-Order-Prozessor zwar zu besseren Ergebnissen führen, ist aber im Allgemeinen nicht optimal, weil Einflüsse während der Laufzeit nicht oder kaum berücksichtigt werden können. Insbesondere ist die Ausführungszeit von Speicherzugriffen nicht vorhersagbar. Diese hängt davon ab, ob der [[Cache]] die geforderten Daten oder der Übersetzungspuffer ([[Translation Lookaside Buffer\|TLB]]) die geforderte Seitenübersetzung liefern kann. Das kann man meist nicht oder nur schwer zur [[Kompilierzeit]] voraussagen.

84.140.197.199: /* Implementierung */ NexGen's Nx686 war erste Out-of-order CPU in der x86 Welt.

2023-07-30T01:37:02Z

Implementierung: NexGen's Nx686 war erste Out-of-order CPU in der x86 Welt.

← Nächstältere Version		Version vom 30. Juli 2023, 03:37 Uhr
Zeile 30:		Zeile 30:
	Der Tomasulo-Algorithmus implementiert [[dynamisches Scheduling]]. So werden mehrere Befehle gleichzeitig ausgeführt, solange die Operanden unabhängig sind. Verhindert werden Read-After-Write-[[Pipeline-Hazard\|Hazards]], indem der Befehl verzögert wird, und Write-After-Read-Hazards, indem ein neuer Wert zwischengespeichert wird. Zur Reduzierung der Datenabhängigkeiten wird zusätzlich [[Registerumbenennung]] verwendet.		Der Tomasulo-Algorithmus implementiert [[dynamisches Scheduling]]. So werden mehrere Befehle gleichzeitig ausgeführt, solange die Operanden unabhängig sind. Verhindert werden Read-After-Write-[[Pipeline-Hazard\|Hazards]], indem der Befehl verzögert wird, und Write-After-Read-Hazards, indem ein neuer Wert zwischengespeichert wird. Zur Reduzierung der Datenabhängigkeiten wird zusätzlich [[Registerumbenennung]] verwendet.

	Fast alle modernen [[X86-Prozessor\|x86]]-Prozessoren ab dem [[Intel Pentium Pro]] bzw. [[AMD K5]] können Befehle {{lang\|en\|out-of-order}} ausführen. Bekannte Ausnahmen sind die [[IDT WinChip\|IDT-WinChip]]-, [[VIA C3\|VIA-C3]]- und [[VIA C7\|-C7]]-Serien, die von [[Centaur Technology]] entwickelt wurden, und die [[Intel Atom\|Intel-Atom]]-Serie bis einschließlich Cedar Trail.		Der erste [[X86-Prozessor\|x86]]-Prozessor mit Out-of-order execution war der NexGen's [[NexGen#Nx686\|Nx686]]. Fast alle modernen [[X86-Prozessor\|x86]]-Prozessoren ab dem [[Intel Pentium Pro]] bzw. [[AMD K5]] können Befehle {{lang\|en\|out-of-order}} ausführen. Bekannte Ausnahmen sind die [[IDT WinChip\|IDT-WinChip]]-, [[VIA C3\|VIA-C3]]- und [[VIA C7\|-C7]]-Serien, die von [[Centaur Technology]] entwickelt wurden, und die [[Intel Atom\|Intel-Atom]]-Serie bis einschließlich Cedar Trail.

	== Siehe auch ==		== Siehe auch ==

84.140.197.199: /* Motivation */ Hinweis bezüglich erster superskalarer x86 CPU

2023-07-30T01:27:58Z

Motivation: Hinweis bezüglich erster superskalarer x86 CPU

← Nächstältere Version		Version vom 30. Juli 2023, 03:27 Uhr
Zeile 2:		Zeile 2:

	== Motivation ==		== Motivation ==
	Ein Prozessor hat mehrere Funktionseinheiten, u. a. [[arithmetisch-logische Einheit]] (ALU), [[Gleitkommaeinheit]] (FPU), Lade-und-Speicher-Einheit und spezielle (Gleitkomma-)Vektoreinheiten. Bei superskalaren Prozessoren ermöglichen sie, [[Befehlsparallelität]] auszunutzen und damit die Ausführungsgeschwindigkeit zu erhöhen: Während ein vorhergehender Befehl eine Funktionseinheit noch belegt, stehen die freien Funktionseinheiten bereits dem nachfolgenden Befehl zur Verfügung. Wegen [[Datenabhängigkeit]]en zwischen den Befehlen, oder wenn sie dieselbe Funktionseinheit benötigen, ist die parallele Ausführung aber nicht immer möglich. Oft könnten Befehle zwar parallel ausgeführt werden, stehen aber nicht direkt hintereinander im Programmcode; ein Prozessor ohne Out-of-Order-Execution hält sich streng an die Ausführungsreihenfolge, die im Programm vorgegeben ist, und kann sie dann nicht parallel ausführen.		Ein Prozessor hat mehrere Funktionseinheiten, (Anmerkung: In der x86 Welt erstmals seit dem [[Intel Pentium#Die Pentium-1-Familie\|Intel Pentium P54]]) u. a. [[arithmetisch-logische Einheit]] (ALU), [[Gleitkommaeinheit]] (FPU), Lade-und-Speicher-Einheit und spezielle (Gleitkomma-)Vektoreinheiten. Bei superskalaren Prozessoren ermöglichen sie, [[Befehlsparallelität]] auszunutzen und damit die Ausführungsgeschwindigkeit zu erhöhen: Während ein vorhergehender Befehl eine Funktionseinheit noch belegt, stehen die freien Funktionseinheiten bereits dem nachfolgenden Befehl zur Verfügung. Wegen [[Datenabhängigkeit]]en zwischen den Befehlen, oder wenn sie dieselbe Funktionseinheit benötigen, ist die parallele Ausführung aber nicht immer möglich. Oft könnten Befehle zwar parallel ausgeführt werden, stehen aber nicht direkt hintereinander im Programmcode; ein Prozessor ohne Out-of-Order-Execution hält sich streng an die Ausführungsreihenfolge, die im Programm vorgegeben ist, und kann sie dann nicht parallel ausführen.

	Eine Umordnung der Befehle im Programm per Hand oder durch den Compiler kann auf einem In-Order-Prozessor zwar zu besseren Ergebnissen führen, ist aber im Allgemeinen nicht optimal, weil Einflüsse während der Laufzeit nicht oder kaum berücksichtigt werden können. Insbesondere ist die Ausführungszeit von Speicherzugriffen nicht vorhersagbar. Diese hängt davon ab, ob der [[Cache]] die geforderten Daten oder der Übersetzungspuffer ([[Translation Lookaside Buffer\|TLB]]) die geforderte Seitenübersetzung liefern kann. Das kann man meist nicht oder nur schwer zur [[Kompilierzeit]] voraussagen.		Eine Umordnung der Befehle im Programm per Hand oder durch den Compiler kann auf einem In-Order-Prozessor zwar zu besseren Ergebnissen führen, ist aber im Allgemeinen nicht optimal, weil Einflüsse während der Laufzeit nicht oder kaum berücksichtigt werden können. Insbesondere ist die Ausführungszeit von Speicherzugriffen nicht vorhersagbar. Diese hängt davon ab, ob der [[Cache]] die geforderten Daten oder der Übersetzungspuffer ([[Translation Lookaside Buffer\|TLB]]) die geforderte Seitenübersetzung liefern kann. Das kann man meist nicht oder nur schwer zur [[Kompilierzeit]] voraussagen.

Y2kbug: /* Implementierung */ 3x und

2019-11-15T12:23:53Z

Implementierung: 3x und

← Nächstältere Version		Version vom 15. November 2019, 14:23 Uhr
Zeile 30:		Zeile 30:
	Der Tomasulo-Algorithmus implementiert [[dynamisches Scheduling]]. So werden mehrere Befehle gleichzeitig ausgeführt, solange die Operanden unabhängig sind. Verhindert werden Read-After-Write-[[Pipeline-Hazard\|Hazards]], indem der Befehl verzögert wird, und Write-After-Read-Hazards, indem ein neuer Wert zwischengespeichert wird. Zur Reduzierung der Datenabhängigkeiten wird zusätzlich [[Registerumbenennung]] verwendet.		Der Tomasulo-Algorithmus implementiert [[dynamisches Scheduling]]. So werden mehrere Befehle gleichzeitig ausgeführt, solange die Operanden unabhängig sind. Verhindert werden Read-After-Write-[[Pipeline-Hazard\|Hazards]], indem der Befehl verzögert wird, und Write-After-Read-Hazards, indem ein neuer Wert zwischengespeichert wird. Zur Reduzierung der Datenabhängigkeiten wird zusätzlich [[Registerumbenennung]] verwendet.

	Fast alle modernen [[X86-Prozessor\|x86]]-Prozessoren ab dem [[Intel Pentium Pro]] bzw. [[AMD K5]] können Befehle {{lang\|en\|out-of-order}} ausführen. Bekannte Ausnahmen sind die [[IDT WinChip\|IDT-WinChip]]- ~~und~~ [[VIA C3\|VIA-C3]]- und [[VIA C7\|-C7]]-Serien, die von [[Centaur Technology]] entwickelt wurden, und die [[Intel Atom\|Intel-Atom]]-Serie bis einschließlich Cedar Trail.		Fast alle modernen [[X86-Prozessor\|x86]]-Prozessoren ab dem [[Intel Pentium Pro]] bzw. [[AMD K5]] können Befehle {{lang\|en\|out-of-order}} ausführen. Bekannte Ausnahmen sind die [[IDT WinChip\|IDT-WinChip]]-, [[VIA C3\|VIA-C3]]- und [[VIA C7\|-C7]]-Serien, die von [[Centaur Technology]] entwickelt wurden, und die [[Intel Atom\|Intel-Atom]]-Serie bis einschließlich Cedar Trail.

	== Siehe auch ==		== Siehe auch ==

Y2kbug: /* Implementierung */ Form

2019-11-15T12:23:21Z

Implementierung: Form

← Nächstältere Version		Version vom 15. November 2019, 14:23 Uhr
Zeile 30:		Zeile 30:
	Der Tomasulo-Algorithmus implementiert [[dynamisches Scheduling]]. So werden mehrere Befehle gleichzeitig ausgeführt, solange die Operanden unabhängig sind. Verhindert werden Read-After-Write-[[Pipeline-Hazard\|Hazards]], indem der Befehl verzögert wird, und Write-After-Read-Hazards, indem ein neuer Wert zwischengespeichert wird. Zur Reduzierung der Datenabhängigkeiten wird zusätzlich [[Registerumbenennung]] verwendet.		Der Tomasulo-Algorithmus implementiert [[dynamisches Scheduling]]. So werden mehrere Befehle gleichzeitig ausgeführt, solange die Operanden unabhängig sind. Verhindert werden Read-After-Write-[[Pipeline-Hazard\|Hazards]], indem der Befehl verzögert wird, und Write-After-Read-Hazards, indem ein neuer Wert zwischengespeichert wird. Zur Reduzierung der Datenabhängigkeiten wird zusätzlich [[Registerumbenennung]] verwendet.

	Fast alle modernen [[X86-Prozessor\|x86]]-Prozessoren ab dem [[Intel Pentium Pro]] bzw. [[AMD K5]] können Befehle {{lang\|en\|out-of-order}} ausführen. Bekannte Ausnahmen sind die [[IDT WinChip\|IDT-WinChip]]- und [[VIA C3\|VIA-C3]]-/[[VIA C7\|-C7]]-Serien, die von [[Centaur Technology]] entwickelt wurden, und die [[Intel Atom\|Intel-Atom]]-Serie bis einschließlich Cedar Trail.		Fast alle modernen [[X86-Prozessor\|x86]]-Prozessoren ab dem [[Intel Pentium Pro]] bzw. [[AMD K5]] können Befehle {{lang\|en\|out-of-order}} ausführen. Bekannte Ausnahmen sind die [[IDT WinChip\|IDT-WinChip]]- und [[VIA C3\|VIA-C3]]- und [[VIA C7\|-C7]]-Serien, die von [[Centaur Technology]] entwickelt wurden, und die [[Intel Atom\|Intel-Atom]]-Serie bis einschließlich Cedar Trail.

	== Siehe auch ==		== Siehe auch ==

← Nächstältere Version		Version vom 31. März 2025, 14:54 Uhr
Zeile 1:		Zeile 1:
	{{lang\|en\|'''Out-of-order execution'''}} ({{enS}} für etwa ''Ausführung in anderer Reihenfolge [als im Programmcode]'') bezeichnet die Möglichkeit, Maschinenbefehle in den Ausführungseinheiten eines (meist [[Superskalarität\|superskalaren]]) [[Prozessor]]s in einer anderen Reihenfolge auszuführen als sie im [[Programmcode]] stehen, ohne allerdings das Ergebnis zu verändern. Dadurch können mehr Befehle parallel ausgeführt werden, da die Recheneinheiten des Prozessors besser ausgelastet werden. Das Gegenteil von {{lang\|en\|out-of-order execution}} ist {{lang\|en\|''[[in-order execution]]''}}, bei der die Befehle strikt nach Programmreihenfolge abgearbeitet werden, wie etwa beim [[Von-Neumann-Zyklus]]. Weil das Ergebnis ~~der Out-of-Order-Ausführung~~ das gleiche sein muss wie bei Ausführung in Programmreihenfolge, erhöht ~~Out~~-of-~~Order-Execution~~ die Geschwindigkeit nur bei Befehlsfolgen, bei denen ein nachfolgender Befehl nicht vom Ergebnis des vorherigen Befehls abhängt (sondern nur von Befehlen, die „weit genug entfernt“ zuvor ausgeführt wurden).		{{lang\|en\|'''Out-of-order execution'''}} ({{enS}} für etwa ''Ausführung in anderer Reihenfolge [als im Programmcode]'') bezeichnet die Möglichkeit, Maschinenbefehle in den Ausführungseinheiten eines (meist [[Superskalarität\|superskalaren]]) [[Prozessor]]s in einer anderen Reihenfolge auszuführen als sie im [[Programmcode]] stehen, ohne allerdings das Ergebnis zu verändern. Dadurch können mehr Befehle parallel ausgeführt werden, da die Recheneinheiten des Prozessors besser ausgelastet werden. Das Gegenteil von {{lang\|en\|''out-of-order execution''}} ist {{lang\|en\|''[[in-order execution]]''}}, bei der die Befehle strikt nach Programmreihenfolge abgearbeitet werden, wie etwa beim [[Von-Neumann-Zyklus]]. Weil das Ergebnis das gleiche sein muss wie bei Ausführung in Programmreihenfolge, erhöht ''out-of-order execution'' die Geschwindigkeit nur bei Befehlsfolgen, bei denen ein nachfolgender Befehl nicht vom Ergebnis des vorherigen Befehls abhängt (sondern nur von Befehlen, die „weit genug entfernt“ zuvor ausgeführt wurden).

	Die schwerwiegenden Sicherheitslücken [[Spectre (Sicherheitslücke)\|Spectre]] und [[Meltdown (Sicherheitslücke)\|Meltdown]] können nur gegen Prozessoren eingesetzt werden, die zu ''~~Out~~-of-order execution'' fähig sind.		Die schwerwiegenden Sicherheitslücken [[Spectre (Sicherheitslücke)\|Spectre]] und [[Meltdown (Sicherheitslücke)\|Meltdown]] können nur gegen Prozessoren eingesetzt werden, die zu {{lang\|en\|''out-of-order execution''}} fähig sind.

	== Motivation ==		== Motivation ==
	Ein Prozessor hat mehrere Funktionseinheiten (bei [[x86-Prozessor]]en erstmals seit dem [[Intel Pentium#Die Pentium-1-Familie\|Intel Pentium P54]]), u. a. [[arithmetisch-logische Einheit]] (ALU), [[Gleitkommaeinheit]] (FPU), Lade-und-Speicher-Einheit und spezielle (Gleitkomma-)Vektoreinheiten. Bei superskalaren Prozessoren ermöglichen sie, [[Befehlsparallelität]] auszunutzen und damit die Ausführungsgeschwindigkeit zu erhöhen: Während ein vorhergehender Befehl eine Funktionseinheit noch belegt, stehen die freien Funktionseinheiten bereits dem nachfolgenden Befehl zur Verfügung. Wegen [[Datenabhängigkeit]]en zwischen den Befehlen, oder wenn sie dieselbe Funktionseinheit benötigen, ist die parallele Ausführung aber nicht immer möglich. Oft könnten Befehle zwar parallel ausgeführt werden, stehen aber nicht direkt hintereinander im Programmcode; ein Prozessor ohne ~~Out~~-of-~~Order-Execution~~ hält sich streng an die Ausführungsreihenfolge, die im Programm vorgegeben ist, und kann sie dann nicht parallel ausführen.		Ein Prozessor hat mehrere Funktionseinheiten (bei [[x86-Prozessor]]en erstmals seit dem [[Intel Pentium#Die Pentium-1-Familie\|Intel Pentium P54]]), u. a. [[arithmetisch-logische Einheit]] (ALU), [[Gleitkommaeinheit]] (FPU), Lade-und-Speicher-Einheit und spezielle (Gleitkomma-)Vektoreinheiten. Bei superskalaren Prozessoren ermöglichen sie, [[Befehlsparallelität]] auszunutzen und damit die Ausführungsgeschwindigkeit zu erhöhen: Während ein vorhergehender Befehl eine Funktionseinheit noch belegt, stehen die freien Funktionseinheiten bereits dem nachfolgenden Befehl zur Verfügung. Wegen [[Datenabhängigkeit]]en zwischen den Befehlen, oder wenn sie dieselbe Funktionseinheit benötigen, ist die parallele Ausführung aber nicht immer möglich. Oft könnten Befehle zwar parallel ausgeführt werden, stehen aber nicht direkt hintereinander im Programmcode; ein Prozessor ohne {{lang\|en\|''out-of-order execution''}} hält sich streng an die Ausführungsreihenfolge, die im Programm vorgegeben ist, und kann sie dann nicht parallel ausführen.

	Eine Umordnung der Befehle im Programm per Hand oder durch den Compiler kann auf einem In-~~Order~~-Prozessor zwar zu besseren Ergebnissen führen, ist aber im Allgemeinen nicht optimal, weil Einflüsse während der Laufzeit nicht oder kaum berücksichtigt werden können. Insbesondere ist die Ausführungszeit von Speicherzugriffen nicht vorhersagbar. Diese hängt davon ab, ob der [[Cache]] die geforderten Daten oder der Übersetzungspuffer ([[Translation Lookaside Buffer\|TLB]]) die geforderte Seitenübersetzung liefern kann. Das kann man meist nicht oder nur schwer zur [[Kompilierzeit]] voraussagen.		Eine Umordnung der Befehle im Programm per Hand oder durch den Compiler kann auf einem in-order-Prozessor zwar zu besseren Ergebnissen führen, ist aber im Allgemeinen nicht optimal, weil Einflüsse während der Laufzeit nicht oder kaum berücksichtigt werden können. Insbesondere ist die Ausführungszeit von Speicherzugriffen nicht vorhersagbar. Diese hängt davon ab, ob der [[Cache]] die geforderten Daten oder der Übersetzungspuffer ([[Translation Lookaside Buffer\|TLB]]) die geforderte Seitenübersetzung liefern kann. Das kann man meist nicht oder nur schwer zur [[Kompilierzeit]] voraussagen.

	Ein dynamisches Verfahren zum Umordnen der Befehle, wie die ~~Out~~-of-~~Order~~-~~Execution~~-Ausführung, kann zur Ausführungszeit entsprechend reagieren und so mehr Befehle parallel ausführen und damit die Bearbeitung beschleunigen.		Ein dynamisches Verfahren zum Umordnen der Befehle, wie die out-of-order-execution-Ausführung, kann zur Ausführungszeit entsprechend reagieren und so mehr Befehle parallel ausführen und damit die Bearbeitung beschleunigen.

	== Funktionsprinzip ==		== Funktionsprinzip ==
Zeile 30:		Zeile 30:
	Implementiert wird meist [[Scoreboarding]] oder der [[Tomasulo-Algorithmus]].		Implementiert wird meist [[Scoreboarding]] oder der [[Tomasulo-Algorithmus]].
	Beim Scoreboarding werden belegte Ressourcen auf einem zentralen [[Scoreboard]] markiert und nach ihrer Verwendung wieder freigegeben.		Beim Scoreboarding werden belegte Ressourcen auf einem zentralen [[Scoreboard]] markiert und nach ihrer Verwendung wieder freigegeben.
	Der Tomasulo-Algorithmus implementiert [[dynamisches Scheduling]]. So werden mehrere Befehle gleichzeitig ausgeführt, solange die Operanden unabhängig sind. Verhindert werden ~~Read~~-~~After~~-~~Write~~-[[Pipeline-Hazard\|~~Hazards~~]], indem der Befehl verzögert wird, und ~~Write~~-~~After~~-~~Read~~-~~Hazards~~, indem ein neuer Wert zwischengespeichert wird. Zur Reduzierung der Datenabhängigkeiten wird zusätzlich [[Registerumbenennung]] verwendet.		Der Tomasulo-Algorithmus implementiert [[dynamisches Scheduling]]. So werden mehrere Befehle gleichzeitig ausgeführt, solange die Operanden unabhängig sind. Verhindert werden ''read-after-write-[[Pipeline-Hazard\|hazards]]'', indem der Befehl verzögert wird, und ''write-after-read-hazards'', indem ein neuer Wert zwischengespeichert wird. Zur Reduzierung der Datenabhängigkeiten wird zusätzlich [[Registerumbenennung]] verwendet.

	Der erste [[X86-Prozessor\|x86]]-Prozessor mit ~~Out~~-of-order execution war der ~~NexGen's~~ [[NexGen#Nx686\|Nx686]]. Fast alle modernen [[X86-Prozessor\|x86]]-Prozessoren ab dem [[Intel Pentium Pro]] bzw. [[AMD K5]] können Befehle {{lang\|en\|out-of-order}} ausführen. Bekannte Ausnahmen sind die [[IDT WinChip\|IDT-WinChip]]-, [[VIA C3\|VIA-C3]]- und [[VIA C7\|-C7]]-Serien, die von [[Centaur Technology]] entwickelt wurden, und die [[Intel Atom\|Intel-Atom]]-Serie bis einschließlich Cedar Trail.		Der erste [[X86-Prozessor\|x86]]-Prozessor mit {{lang\|en\|''out-of-order execution''}} war der [[NexGen#Nx686\|Nx686]]. Fast alle modernen [[X86-Prozessor\|x86]]-Prozessoren ab dem [[Intel Pentium Pro]] bzw. [[AMD K5]] können Befehle {{lang\|en\|''out-of-order''}} ausführen. Bekannte Ausnahmen sind die [[IDT WinChip\|IDT-WinChip]]-, [[VIA C3\|VIA-C3]]- und [[VIA C7\|-C7]]-Serien, die von [[Centaur Technology]] entwickelt wurden, und die [[Intel Atom\|Intel-Atom]]-Serie bis einschließlich Cedar Trail.

	== Siehe auch ==		== Siehe auch ==