OpenRISC - Versionsgeschichte

AusleseBeeren: /* growthexperiments-addlink-summary-summary:2|1|0 */

2024-10-08T08:35:31Z

Linkvorschlag-Funktion: 2 Links hinzugefügt.

← Nächstältere Version		Version vom 8. Oktober 2024, 10:35 Uhr
Zeile 14:		Zeile 14:
	*Der ''OpenRISC 1200'' ist eine Funktionseinheit auf komplexeren ASIC von Flextronics International und [[Jennic Limited]].		*Der ''OpenRISC 1200'' ist eine Funktionseinheit auf komplexeren ASIC von Flextronics International und [[Jennic Limited]].
	* [[Samsung]] verwendet ORPSoC in den Chip-Serien: SDP83 B, SDP92 C, SDP1001/SDP1002 D, und SDP1103/SDP1106 E.<ref>[http://opensource.samsung.com/ Samsung Open Source Release Center] (nach OpenRISC suchen)</ref> Dies Chips dienen als CPU in [[Digitales Fernsehen\|DTV]]-Geräten.		* [[Samsung]] verwendet ORPSoC in den Chip-Serien: SDP83 B, SDP92 C, SDP1001/SDP1002 D, und SDP1103/SDP1106 E.<ref>[http://opensource.samsung.com/ Samsung Open Source Release Center] (nach OpenRISC suchen)</ref> Dies Chips dienen als CPU in [[Digitales Fernsehen\|DTV]]-Geräten.
	* [[Cadence Design Systems]] benutzt OpenRISC als Referenzimplementierung in ihren Dokumentationen.<ref>[http://www.uvmworld.org/uvm-reference-flow.php UVM Reference Flow] (englisch), Accellera.</ref>		* [[Cadence Design Systems]] benutzt OpenRISC als [[Referenzimplementierung]] in ihren Dokumentationen.<ref>[http://www.uvmworld.org/uvm-reference-flow.php UVM Reference Flow] (englisch), Accellera.</ref>
	*Am 21. Juli 2012 startete die [[NASA]] einen [[TechEdSat]] genannten Satelliten mit einem auf ''OpenRISC 1200'' basierenden Bordcomputer.<ref>{{Webarchiv \|url=http://opencores.org/newsletter,2010,09 \|wayback=20170228061507 \|text=NEWSLETTER SEPTEMBER 2010}} (englisch) OpenCores, zugegriffen: 1. April 2021</ref>		*Am 21. Juli 2012 startete die [[NASA]] einen [[TechEdSat]] genannten Satelliten mit einem auf ''OpenRISC 1200'' basierenden Bordcomputer.<ref>{{Webarchiv \|url=http://opencores.org/newsletter,2010,09 \|wayback=20170228061507 \|text=NEWSLETTER SEPTEMBER 2010}} (englisch) OpenCores, zugegriffen: 1. April 2021</ref>

Zeile 23:		Zeile 23:

	== Betriebssysteme und Toolchain ==		== Betriebssysteme und Toolchain ==
	Neben Linux sind [[RTEMS]], [[FreeRTOS]] und [[eCos]] auf der ''OpenRISC-1000''-Architektur lauffähig. Der ''or32'' genannte Port wurde mit Version 3.1 des [[Linux-Kernel]]s in den Hauptentwicklungszweig aufgenommen und gilt somit als stabil.<ref name="linux">[http://opencores.org/or1k/Linux Linux] (englisch), OpenCores, zugegriffen: 7. September 2012</ref> Eine [[µClinux]]-Portierung ist ebenfalls verfügbar, wird aber momentan nicht weiterentwickelt. Neben der [[GNU Toolchain]] wurde auch [[newlib]], [[uClibc]] und [[BusyBox]] für ''OpenRISC 1000'' portiert.<ref name="orsoc">{{Webarchiv \|url=http://orsoc.se/openrisc1200-platform-2/ \|wayback=20120917125540 \|text=OpenRISC1200 platform}}, OpenCores, zugegriffen: 1. April 2021</ref> Eine Portierung von [[LLVM]] befindet sich in der Entwicklung.<ref name="llvm">{{Webarchiv \|url=http://opencores.org/or1k/LLVM \|wayback=20131014052344 \|text=project wiki page}}, OpenCores</ref>		Neben Linux sind [[RTEMS]], [[FreeRTOS]] und [[eCos]] auf der ''OpenRISC-1000''-Architektur lauffähig. Der ''or32'' genannte Port wurde mit Version 3.1 des [[Linux-Kernel]]s in den Hauptentwicklungszweig aufgenommen und gilt somit als stabil.<ref name="linux">[http://opencores.org/or1k/Linux Linux] (englisch), OpenCores, zugegriffen: 7. September 2012</ref> Eine [[µClinux]]-Portierung ist ebenfalls verfügbar, wird aber momentan nicht weiterentwickelt. Neben der [[GNU Toolchain]] wurde auch [[newlib]], [[uClibc]] und [[BusyBox]] für ''OpenRISC 1000'' portiert.<ref name="orsoc">{{Webarchiv \|url=http://orsoc.se/openrisc1200-platform-2/ \|wayback=20120917125540 \|text=OpenRISC1200 platform}}, OpenCores, zugegriffen: 1. April 2021</ref> Eine [[Portierung (Software)\|Portierung]] von [[LLVM]] befindet sich in der Entwicklung.<ref name="llvm">{{Webarchiv \|url=http://opencores.org/or1k/LLVM \|wayback=20131014052344 \|text=project wiki page}}, OpenCores</ref>

	== Emulatoren ==		== Emulatoren ==

2003:C9:8F46:7D00:4C4C:AAFB:7988:7DA5: /* Anwendungen */ September 2012 ist nicht mehr "heute"!

2024-04-03T22:41:03Z

Anwendungen: September 2012 ist nicht mehr "heute"!

← Nächstältere Version		Version vom 4. April 2024, 00:41 Uhr
Zeile 8:		Zeile 8:
	== Anwendungen ==		== Anwendungen ==
	[[Datei:OR1200 cpu.png\|mini\|Blockdiagramm der CPU/DSP eines ''OpenRISC-1200''-Prozessors]]		[[Datei:OR1200 cpu.png\|mini\|Blockdiagramm der CPU/DSP eines ''OpenRISC-1200''-Prozessors]]
	Die meisten Anwendungen wurden bisher auf einem [[Field Programmable Gate Array\|FPGA]] realisiert. Anfang 2011 erließ OpenCores einen [[Spende\|Spendenaufruf]] um zum ersten Mal einen ''OpenRISC 1200'' in [[Anwendungsspezifische integrierte Schaltung\|ASIC-Technik]] zu produzieren.<ref>{{Webarchiv\|url=http://opencores.org/donation,faq \|wayback=20120426040744 \|text=OpenCores donation FAQ \|archiv-bot=2022-12-23 23:48:58 InternetArchiveBot }}(englisch), OpenCores</ref> Obwohl das ''OpenRISC-1000''-Design als stabil gilt, wird momentan noch die Rechenleistung und der Energieverbrauch verbessert, weshalb bis ~~heute (~~September 2012) kein ASIC-Chip produziert wurde.<ref>{{Webarchiv \|url=http://opencores.org/donation \|wayback=20110501111002 \|text=OpenCores - Call for OpenRISC ASIC donations}} (englisch), OpenCores</ref>		Die meisten Anwendungen wurden bisher auf einem [[Field Programmable Gate Array\|FPGA]] realisiert. Anfang 2011 erließ OpenCores einen [[Spende\|Spendenaufruf]] um zum ersten Mal einen ''OpenRISC 1200'' in [[Anwendungsspezifische integrierte Schaltung\|ASIC-Technik]] zu produzieren.<ref>{{Webarchiv\|url=http://opencores.org/donation,faq \|wayback=20120426040744 \|text=OpenCores donation FAQ \|archiv-bot=2022-12-23 23:48:58 InternetArchiveBot }}(englisch), OpenCores</ref> Obwohl das ''OpenRISC-1000''-Design als stabil gilt, wird momentan noch die Rechenleistung und der Energieverbrauch verbessert, weshalb bis September 2012 kein ASIC-Chip produziert wurde.<ref>{{Webarchiv \|url=http://opencores.org/donation \|wayback=20110501111002 \|text=OpenCores - Call for OpenRISC ASIC donations}} (englisch), OpenCores</ref>

	Außer den Bemühungen von OpenCores, einen vollständig freien Chip herzustellen, gibt es kommerzielle Implementierungen. Einige Firmen verwendeten das ''OpenRISC-1200''- oder ''ORPSoC''-Design als Grundlage für ihre eigenen Entwicklungen. Folgende Prozessoren wurden auf der Grundlage von ''OpenRISC 1000'' entwickelt:		Außer den Bemühungen von OpenCores, einen vollständig freien Chip herzustellen, gibt es kommerzielle Implementierungen. Einige Firmen verwendeten das ''OpenRISC-1200''- oder ''ORPSoC''-Design als Grundlage für ihre eigenen Entwicklungen. Folgende Prozessoren wurden auf der Grundlage von ''OpenRISC 1000'' entwickelt:

RobertLechner: /* Siehe auch */

2023-07-23T09:29:02Z

Siehe auch

← Nächstältere Version		Version vom 23. Juli 2023, 11:29 Uhr
Zeile 31:		Zeile 31:
	* [[jor1k]] (Implementierung in [[JavaScript]])<ref>[https://github.com/s-macke/jor1k jor1k-Projektseite]</ref>		* [[jor1k]] (Implementierung in [[JavaScript]])<ref>[https://github.com/s-macke/jor1k jor1k-Projektseite]</ref>
	== Siehe auch ==		== Siehe auch ==
	* [[~~De.wikipedia.org/wiki/RISC-V\|~~RISC-V]]		* [[RISC-V]]

	== Weblinks ==		== Weblinks ==
	* [https://openrisc.io/ Offizielle Website]		* [https://openrisc.io/ Offizielle Website]

Clemens Grün am 29. Juni 2023 um 10:36 Uhr

2023-06-29T10:36:04Z

← Nächstältere Version		Version vom 29. Juni 2023, 12:36 Uhr
Zeile 31:		Zeile 31:
	* [[jor1k]] (Implementierung in [[JavaScript]])<ref>[https://github.com/s-macke/jor1k jor1k-Projektseite]</ref>		* [[jor1k]] (Implementierung in [[JavaScript]])<ref>[https://github.com/s-macke/jor1k jor1k-Projektseite]</ref>
	== Siehe auch ==		== Siehe auch ==
			* [[De.wikipedia.org/wiki/RISC-V\|RISC-V]]
	* RISC-V
	== Weblinks ==		== Weblinks ==
	* [https://openrisc.io/ Offizielle Website]		* [https://openrisc.io/ Offizielle Website]

Clemens Grün am 29. Juni 2023 um 10:34 Uhr

2023-06-29T10:34:42Z

← Nächstältere Version		Version vom 29. Juni 2023, 12:34 Uhr
Zeile 31:		Zeile 31:
	* [[jor1k]] (Implementierung in [[JavaScript]])<ref>[https://github.com/s-macke/jor1k jor1k-Projektseite]</ref>		* [[jor1k]] (Implementierung in [[JavaScript]])<ref>[https://github.com/s-macke/jor1k jor1k-Projektseite]</ref>
	== Siehe auch ==		== Siehe auch ==
			* RISC-V
	* [[[de.wikipedia.org/wiki/RISC-V\|RISC-V]]]
	== Weblinks ==		== Weblinks ==
	* [https://openrisc.io/ Offizielle Website]		* [https://openrisc.io/ Offizielle Website]

Clemens Grün am 29. Juni 2023 um 10:33 Uhr

2023-06-29T10:33:47Z

← Nächstältere Version		Version vom 29. Juni 2023, 12:33 Uhr
Zeile 30:		Zeile 30:
	* [[OVPsim]]		* [[OVPsim]]
	* [[jor1k]] (Implementierung in [[JavaScript]])<ref>[https://github.com/s-macke/jor1k jor1k-Projektseite]</ref>		* [[jor1k]] (Implementierung in [[JavaScript]])<ref>[https://github.com/s-macke/jor1k jor1k-Projektseite]</ref>
			== Siehe auch ==

			* [[[de.wikipedia.org/wiki/RISC-V\|RISC-V]]]
	== Weblinks ==		== Weblinks ==
	* [https://openrisc.io/ Offizielle Website]		* [https://openrisc.io/ Offizielle Website]

Trustable: form

2023-02-08T00:12:00Z

form

InternetArchiveBot: InternetArchiveBot hat 3 Archivlink(s) ergänzt und 0 Link(s) als defekt/tot markiert.) #IABot (v2.0.9.2

2022-12-23T23:48:58Z

InternetArchiveBot hat 3 Archivlink(s) ergänzt und 0 Link(s) als defekt/tot markiert.) #IABot (v2.0.9.2

← Nächstältere Version		Version vom 24. Dezember 2022, 01:48 Uhr
Zeile 1:		Zeile 1:
	'''OpenRISC''' ist ein Projekt der [[OpenCores]]-Entwickler-[[Online-Community\|Community]]. Das Ziel des Projekts ist die Entwicklung einer hochkonfigurierbaren [[Reduced Instruction Set Computer\|RISC]]-[[Hauptprozessor\|CPU]] als [[Freie Hardware\|Open Hardware]]. Die bisher einzige fertiggestellte Architektur ist die ''OpenRISC-1000''-Familie (kurz OR1k), die als 32- und 64-[[Bit]]-Version verfügbar ist.<ref name="Lampret">[http://opencores.org/svnget,or1k?file=~~/trunk/docs/openrisc_arch~~.pdf OpenRISC 1000 Architecture Manual] (englisch), Damjan Lampret et al., Rev. 1.3, 15. November 2007</ref>		'''OpenRISC''' ist ein Projekt der [[OpenCores]]-Entwickler-[[Online-Community\|Community]]. Das Ziel des Projekts ist die Entwicklung einer hochkonfigurierbaren [[Reduced Instruction Set Computer\|RISC]]-[[Hauptprozessor\|CPU]] als [[Freie Hardware\|Open Hardware]]. Die bisher einzige fertiggestellte Architektur ist die ''OpenRISC-1000''-Familie (kurz OR1k), die als 32- und 64-[[Bit]]-Version verfügbar ist.<ref name="Lampret">{{Webarchiv\|url=http://opencores.org/svnget,or1k?file=%2Ftrunk%2Fdocs%2Fopenrisc_arch.pdf \|wayback=20161218200034 \|text=OpenRISC 1000 Architecture Manual \|archiv-bot=2022-12-23 23:48:58 InternetArchiveBot }} (englisch), Damjan Lampret et al., Rev. 1.3, 15. November 2007</ref>
	Das Design des ''OpenRISC 1200'' (kurz OR1200) war das erste, das in der [[Hardwarebeschreibungssprache]] [[Verilog]] unter der [[GNU Lesser General Public License]] (GNU LGPL) veröffentlicht wurde. Die [[Firmware]] und der [[Microcode]] zum Prozessor wurden unter der [[GNU General Public License]] (GNU GPL) bereitgestellt. Basierend auf dem ''OpenRISC 1200'' wurde eine [[System-on-a-Chip]]-Variante mit der Bezeichnung ORPSoC (= {{lang\|en\|OpenRISC Reference Platform System-on-Chip}}) entwickelt. Auf beiden Varianten wurde der Betrieb eines [[Linux]]-Systems erfolgreich getestet. Dazu wurden die Prozessoren in einem [[Field Programmable Gate Array\|FPGA]] implementiert.<ref>{{Webarchiv \|url=http://emsys.denayer.wenk.be/empro/openrisc-HW-tutorial-Xilinx.pdf \|wayback=20061127055325 \|text=Basic Custom OpenRISC System Hardware Tutorial: Embedded system design based upon Soft- and Hardcore FPGA’s }} (PDF; 350 kB), (englisch), Patrick Pelgrims, Tom Tierens and Dries Driessens, De Nayer Instituut, Hogeschool voor Wetenschap & Kunst, 2004</ref><ref>[http://www.olivercamel.com/post/master_thesis.html Open source embedded platform based on OpenRISC and DE2-70] (englisch), Xiang Li and Lin Zuo, [[Königliche Technische Hochschule\|KTH]]</ref>		Das Design des ''OpenRISC 1200'' (kurz OR1200) war das erste, das in der [[Hardwarebeschreibungssprache]] [[Verilog]] unter der [[GNU Lesser General Public License]] (GNU LGPL) veröffentlicht wurde. Die [[Firmware]] und der [[Microcode]] zum Prozessor wurden unter der [[GNU General Public License]] (GNU GPL) bereitgestellt. Basierend auf dem ''OpenRISC 1200'' wurde eine [[System-on-a-Chip]]-Variante mit der Bezeichnung ORPSoC (= {{lang\|en\|OpenRISC Reference Platform System-on-Chip}}) entwickelt. Auf beiden Varianten wurde der Betrieb eines [[Linux]]-Systems erfolgreich getestet. Dazu wurden die Prozessoren in einem [[Field Programmable Gate Array\|FPGA]] implementiert.<ref>{{Webarchiv \|url=http://emsys.denayer.wenk.be/empro/openrisc-HW-tutorial-Xilinx.pdf \|wayback=20061127055325 \|text=Basic Custom OpenRISC System Hardware Tutorial: Embedded system design based upon Soft- and Hardcore FPGA’s }} (PDF; 350 kB), (englisch), Patrick Pelgrims, Tom Tierens and Dries Driessens, De Nayer Instituut, Hogeschool voor Wetenschap & Kunst, 2004</ref><ref>[http://www.olivercamel.com/post/master_thesis.html Open source embedded platform based on OpenRISC and DE2-70] (englisch), Xiang Li and Lin Zuo, [[Königliche Technische Hochschule\|KTH]]</ref>

Zeile 8:		Zeile 8:
	== Anwendungen ==		== Anwendungen ==
	[[Datei:OR1200 cpu.png\|mini\|Blockdiagramm der CPU/DSP eines ''OpenRISC-1200''-Prozessors]]		[[Datei:OR1200 cpu.png\|mini\|Blockdiagramm der CPU/DSP eines ''OpenRISC-1200''-Prozessors]]
	Die meisten Anwendungen wurden bisher auf einem [[Field Programmable Gate Array\|FPGA]] realisiert. Anfang 2011 erließ OpenCores einen [[Spende\|Spendenaufruf]] um zum ersten Mal einen ''OpenRISC 1200'' in [[Anwendungsspezifische integrierte Schaltung\|ASIC-Technik]] zu produzieren.<ref>[http://opencores.org/donation,faq OpenCores donation FAQ](englisch), OpenCores</ref> Obwohl das ''OpenRISC-1000''-Design als stabil gilt, wird momentan noch die Rechenleistung und der Energieverbrauch verbessert, weshalb bis heute (September 2012) kein ASIC-Chip produziert wurde.<ref>{{Webarchiv \|url=http://opencores.org/donation \|wayback=20110501111002 \|text=OpenCores - Call for OpenRISC ASIC donations}} (englisch), OpenCores</ref>		Die meisten Anwendungen wurden bisher auf einem [[Field Programmable Gate Array\|FPGA]] realisiert. Anfang 2011 erließ OpenCores einen [[Spende\|Spendenaufruf]] um zum ersten Mal einen ''OpenRISC 1200'' in [[Anwendungsspezifische integrierte Schaltung\|ASIC-Technik]] zu produzieren.<ref>{{Webarchiv\|url=http://opencores.org/donation,faq \|wayback=20120426040744 \|text=OpenCores donation FAQ \|archiv-bot=2022-12-23 23:48:58 InternetArchiveBot }}(englisch), OpenCores</ref> Obwohl das ''OpenRISC-1000''-Design als stabil gilt, wird momentan noch die Rechenleistung und der Energieverbrauch verbessert, weshalb bis heute (September 2012) kein ASIC-Chip produziert wurde.<ref>{{Webarchiv \|url=http://opencores.org/donation \|wayback=20110501111002 \|text=OpenCores - Call for OpenRISC ASIC donations}} (englisch), OpenCores</ref>

	Außer den Bemühungen von OpenCores, einen vollständig freien Chip herzustellen, gibt es kommerzielle Implementierungen. Einige Firmen verwendeten das ''OpenRISC-1200''- oder ''ORPSoC''-Design als Grundlage für ihre eigenen Entwicklungen. Folgende Prozessoren wurden auf der Grundlage von ''OpenRISC 1000'' entwickelt:		Außer den Bemühungen von OpenCores, einen vollständig freien Chip herzustellen, gibt es kommerzielle Implementierungen. Einige Firmen verwendeten das ''OpenRISC-1200''- oder ''ORPSoC''-Design als Grundlage für ihre eigenen Entwicklungen. Folgende Prozessoren wurden auf der Grundlage von ''OpenRISC 1000'' entwickelt:
Zeile 19:		Zeile 19:
	== Akademische Verwertung ==		== Akademische Verwertung ==
	Da bei OpenRISC aufgrund des Opensource-Ansatzes alle Details bekannt sind, eignet sich die Architektur gut für Ausbildung, Forschung und Hobbyentwickler. Folgende nichtkommerzielle Anwendungen sind deshalb bekannt:		Da bei OpenRISC aufgrund des Opensource-Ansatzes alle Details bekannt sind, eignet sich die Architektur gut für Ausbildung, Forschung und Hobbyentwickler. Folgende nichtkommerzielle Anwendungen sind deshalb bekannt:
	*Ein Team am ''Institute for Integrated Systems'' an der [[Technische Universität München\|Technischen Universität München]] erforscht auf den Grundlagen von OpenRISC die Architektur und Programmierung von Mehrprozessorsystemen.<ref name="TUM">[http://www.lis.ei.tum.de/fileadmin/w00bdv/www/MAPCO/ACACES2010_Poster.pdf Multicore Architecture and Programming Model Co-Optimization (MAPCO)] (PDF; 4,0 MB), Stefan Wallentowitz, Thomas Wild and Andreas Herkersdorf, Technische Universität München, zugegriffen: 7. September 2012</ref>		*Ein Team am ''Institute for Integrated Systems'' an der [[Technische Universität München\|Technischen Universität München]] erforscht auf den Grundlagen von OpenRISC die Architektur und Programmierung von Mehrprozessorsystemen.<ref name="TUM">{{Webarchiv\|url=http://www.lis.ei.tum.de/fileadmin/w00bdv/www/MAPCO/ACACES2010_Poster.pdf \|wayback=20130210103934 \|text=Multicore Architecture and Programming Model Co-Optimization (MAPCO) \|archiv-bot=2022-12-23 23:48:58 InternetArchiveBot }} (PDF; 4,0 MB), Stefan Wallentowitz, Thomas Wild and Andreas Herkersdorf, Technische Universität München, zugegriffen: 7. September 2012</ref>
	*Die britische [[OSHUG\|Open Source Hardware User Group]] führt Veranstaltungen durch, bei denen die FPGA-Programmierung anhand von OpenRISC erlernt oder vertieft wird.<ref>[http://oshug.org/event/9 Chips (Programmable Logic, Computer Conservation with FPGAs, OpenCores & OpenRISC 1000)], OSHUG, zugegriffen: 7. September 2012</ref><ref>[http://oshug.org/event/17 Practical System-on-Chip (Program your own open source FPGA SoC)], OSHUG, zugegriffen: 7. September 2012</ref>		*Die britische [[OSHUG\|Open Source Hardware User Group]] führt Veranstaltungen durch, bei denen die FPGA-Programmierung anhand von OpenRISC erlernt oder vertieft wird.<ref>[http://oshug.org/event/9 Chips (Programmable Logic, Computer Conservation with FPGAs, OpenCores & OpenRISC 1000)], OSHUG, zugegriffen: 7. September 2012</ref><ref>[http://oshug.org/event/17 Practical System-on-Chip (Program your own open source FPGA SoC)], OSHUG, zugegriffen: 7. September 2012</ref>

KlarabellaQ: Archivlink geprüft

2021-04-01T18:23:50Z

Archivlink geprüft

← Nächstältere Version		Version vom 1. April 2021, 20:23 Uhr
Zeile 23:		Zeile 23:

	== Betriebssysteme und Toolchain ==		== Betriebssysteme und Toolchain ==
	Neben Linux sind [[RTEMS]], [[FreeRTOS]] und [[eCos]] auf der ''OpenRISC-1000''-Architektur lauffähig. Der ''or32'' genannte Port wurde mit Version 3.1 des [[Linux-Kernel]]s in den Hauptentwicklungszweig aufgenommen und gilt somit als stabil.<ref name="linux">[http://opencores.org/or1k/Linux Linux] (englisch), OpenCores, zugegriffen: 7. September 2012</ref> Eine [[µClinux]]-Portierung ist ebenfalls verfügbar, wird aber momentan nicht weiterentwickelt. Neben der [[GNU Toolchain]] wurde auch [[newlib]], [[uClibc]] und [[Busybox]] für ''OpenRISC 1000'' portiert.<ref name="orsoc">{{Webarchiv \|url=http://orsoc.se/openrisc1200-platform-2/ \|wayback=20120917125540 \|text=OpenRISC1200 platform}}, OpenCores, zugegriffen: 1. April 2021</ref> Eine Portierung von [[LLVM]] befindet sich in der Entwicklung.<ref name="llvm">{{Webarchiv \|url=http://opencores.org/or1k/LLVM \|wayback=20131014052344 \|text=project wiki page ~~\|archiv-bot=2019-05-05 07:13:03 InternetArchiveBot~~}}, OpenCores</ref>		Neben Linux sind [[RTEMS]], [[FreeRTOS]] und [[eCos]] auf der ''OpenRISC-1000''-Architektur lauffähig. Der ''or32'' genannte Port wurde mit Version 3.1 des [[Linux-Kernel]]s in den Hauptentwicklungszweig aufgenommen und gilt somit als stabil.<ref name="linux">[http://opencores.org/or1k/Linux Linux] (englisch), OpenCores, zugegriffen: 7. September 2012</ref> Eine [[µClinux]]-Portierung ist ebenfalls verfügbar, wird aber momentan nicht weiterentwickelt. Neben der [[GNU Toolchain]] wurde auch [[newlib]], [[uClibc]] und [[Busybox]] für ''OpenRISC 1000'' portiert.<ref name="orsoc">{{Webarchiv \|url=http://orsoc.se/openrisc1200-platform-2/ \|wayback=20120917125540 \|text=OpenRISC1200 platform}}, OpenCores, zugegriffen: 1. April 2021</ref> Eine Portierung von [[LLVM]] befindet sich in der Entwicklung.<ref name="llvm">{{Webarchiv \|url=http://opencores.org/or1k/LLVM \|wayback=20131014052344 \|text=project wiki page}}, OpenCores</ref>

	== Emulatoren ==		== Emulatoren ==

KlarabellaQ: Archivlink geprüft

2021-04-01T18:22:40Z

Archivlink geprüft

← Nächstältere Version		Version vom 1. April 2021, 20:22 Uhr
Zeile 23:		Zeile 23:

	== Betriebssysteme und Toolchain ==		== Betriebssysteme und Toolchain ==
	Neben Linux sind [[RTEMS]], [[FreeRTOS]] und [[eCos]] auf der ''OpenRISC-1000''-Architektur lauffähig. Der ''or32'' genannte Port wurde mit Version 3.1 des [[Linux-Kernel]]s in den Hauptentwicklungszweig aufgenommen und gilt somit als stabil.<ref name="linux">[http://opencores.org/or1k/Linux Linux] (englisch), OpenCores, zugegriffen: 7. September 2012</ref> Eine [[µClinux]]-Portierung ist ebenfalls verfügbar, wird aber momentan nicht weiterentwickelt. Neben der [[GNU Toolchain]] wurde auch [[newlib]], [[uClibc]] und [[Busybox]] für ''OpenRISC 1000'' portiert.<ref name="orsoc">{{Webarchiv \|url=http://orsoc.se/openrisc1200-platform-2/ \|wayback=20120917125540 \|text=OpenRISC1200 platform ~~\|archiv-bot=2019-05-05 07:13:03 InternetArchiveBot~~}}, OpenCores, zugegriffen: 7. ~~September~~ ~~2012~~</ref> Eine Portierung von [[LLVM]] befindet sich in der Entwicklung.<ref name="llvm">{{Webarchiv \|url=http://opencores.org/or1k/LLVM \|wayback=20131014052344 \|text=project wiki page \|archiv-bot=2019-05-05 07:13:03 InternetArchiveBot}}, OpenCores</ref>		Neben Linux sind [[RTEMS]], [[FreeRTOS]] und [[eCos]] auf der ''OpenRISC-1000''-Architektur lauffähig. Der ''or32'' genannte Port wurde mit Version 3.1 des [[Linux-Kernel]]s in den Hauptentwicklungszweig aufgenommen und gilt somit als stabil.<ref name="linux">[http://opencores.org/or1k/Linux Linux] (englisch), OpenCores, zugegriffen: 7. September 2012</ref> Eine [[µClinux]]-Portierung ist ebenfalls verfügbar, wird aber momentan nicht weiterentwickelt. Neben der [[GNU Toolchain]] wurde auch [[newlib]], [[uClibc]] und [[Busybox]] für ''OpenRISC 1000'' portiert.<ref name="orsoc">{{Webarchiv \|url=http://orsoc.se/openrisc1200-platform-2/ \|wayback=20120917125540 \|text=OpenRISC1200 platform}}, OpenCores, zugegriffen: 1. April 2021</ref> Eine Portierung von [[LLVM]] befindet sich in der Entwicklung.<ref name="llvm">{{Webarchiv \|url=http://opencores.org/or1k/LLVM \|wayback=20131014052344 \|text=project wiki page \|archiv-bot=2019-05-05 07:13:03 InternetArchiveBot}}, OpenCores</ref>

	== Emulatoren ==		== Emulatoren ==

← Nächstältere Version		Version vom 8. Februar 2023, 02:12 Uhr
Zeile 1:		Zeile 1:
	'''OpenRISC''' ist ein Projekt der [[OpenCores]]-Entwickler-[[Online-Community\|Community]]. Das Ziel des Projekts ist die Entwicklung einer hochkonfigurierbaren [[Reduced Instruction Set Computer\|RISC]]-[[~~Hauptprozessor~~\|CPU]] als [[Freie Hardware\|Open Hardware]]. Die bisher einzige fertiggestellte Architektur ist die ''OpenRISC-1000''-Familie (kurz OR1k), die als 32- und 64-[[Bit]]-Version verfügbar ist.<ref name="Lampret">{{Webarchiv\|url=http://opencores.org/svnget,or1k?file=%2Ftrunk%2Fdocs%2Fopenrisc_arch.pdf \|wayback=20161218200034 \|text=OpenRISC 1000 Architecture Manual \|archiv-bot=2022-12-23 23:48:58 InternetArchiveBot }} (englisch), Damjan Lampret et al., Rev. 1.3, 15. November 2007</ref>		'''OpenRISC''' ist ein Projekt der [[OpenCores]]-Entwickler-[[Online-Community\|Community]]. Das Ziel des Projekts ist die Entwicklung einer hochkonfigurierbaren [[Reduced Instruction Set Computer\|RISC]]-[[Prozessor\|CPU]] als [[Freie Hardware\|Open Hardware]]. Die bisher einzige fertiggestellte Architektur ist die ''OpenRISC-1000''-Familie (kurz OR1k), die als 32- und 64-[[Bit]]-Version verfügbar ist.<ref name="Lampret">{{Webarchiv\|url=http://opencores.org/svnget,or1k?file=%2Ftrunk%2Fdocs%2Fopenrisc_arch.pdf \|wayback=20161218200034 \|text=OpenRISC 1000 Architecture Manual \|archiv-bot=2022-12-23 23:48:58 InternetArchiveBot }} (englisch), Damjan Lampret et al., Rev. 1.3, 15. November 2007</ref>
	Das Design des ''OpenRISC 1200'' (kurz OR1200) war das erste, das in der [[Hardwarebeschreibungssprache]] [[Verilog]] unter der [[GNU Lesser General Public License]] (GNU LGPL) veröffentlicht wurde. Die [[Firmware]] und der [[Microcode]] zum Prozessor wurden unter der [[GNU General Public License]] (GNU GPL) bereitgestellt. Basierend auf dem ''OpenRISC 1200'' wurde eine [[System-on-a-Chip]]-Variante mit der Bezeichnung ORPSoC (= {{lang\|en\|OpenRISC Reference Platform System-on-Chip}}) entwickelt. Auf beiden Varianten wurde der Betrieb eines [[Linux]]-Systems erfolgreich getestet. Dazu wurden die Prozessoren in einem [[Field Programmable Gate Array\|FPGA]] implementiert.<ref>{{Webarchiv \|url=http://emsys.denayer.wenk.be/empro/openrisc-HW-tutorial-Xilinx.pdf \|wayback=20061127055325 \|text=Basic Custom OpenRISC System Hardware Tutorial: Embedded system design based upon Soft- and Hardcore FPGA’s }} (PDF; 350 kB), (englisch), Patrick Pelgrims, Tom Tierens and Dries Driessens, De Nayer Instituut, Hogeschool voor Wetenschap & Kunst, 2004</ref><ref>[http://www.olivercamel.com/post/master_thesis.html Open source embedded platform based on OpenRISC and DE2-70] (englisch), Xiang Li and Lin Zuo, [[Königliche Technische Hochschule\|KTH]]</ref>		Das Design des ''OpenRISC 1200'' (kurz OR1200) war das erste, das in der [[Hardwarebeschreibungssprache]] [[Verilog]] unter der [[GNU Lesser General Public License]] (GNU LGPL) veröffentlicht wurde. Die [[Firmware]] und der [[Microcode]] zum Prozessor wurden unter der [[GNU General Public License]] (GNU GPL) bereitgestellt. Basierend auf dem ''OpenRISC 1200'' wurde eine [[System-on-a-Chip]]-Variante mit der Bezeichnung ORPSoC (= {{lang\|en\|OpenRISC Reference Platform System-on-Chip}}) entwickelt. Auf beiden Varianten wurde der Betrieb eines [[Linux]]-Systems erfolgreich getestet. Dazu wurden die Prozessoren in einem [[Field Programmable Gate Array\|FPGA]] implementiert.<ref>{{Webarchiv \|url=http://emsys.denayer.wenk.be/empro/openrisc-HW-tutorial-Xilinx.pdf \|wayback=20061127055325 \|text=Basic Custom OpenRISC System Hardware Tutorial: Embedded system design based upon Soft- and Hardcore FPGA’s }} (PDF; 350 kB), (englisch), Patrick Pelgrims, Tom Tierens and Dries Driessens, De Nayer Instituut, Hogeschool voor Wetenschap & Kunst, 2004</ref><ref>[http://www.olivercamel.com/post/master_thesis.html Open source embedded platform based on OpenRISC and DE2-70] (englisch), Xiang Li and Lin Zuo, [[Königliche Technische Hochschule\|KTH]]</ref>

Zeile 13:		Zeile 13:
	*BA12, BA14, BA22 von Beyond Semiconductor basieren direkt auf dem ''OpenRISC 1200''.		*BA12, BA14, BA22 von Beyond Semiconductor basieren direkt auf dem ''OpenRISC 1200''.
	*Der ''OpenRISC 1200'' ist eine Funktionseinheit auf komplexeren ASIC von Flextronics International und [[Jennic Limited]].		*Der ''OpenRISC 1200'' ist eine Funktionseinheit auf komplexeren ASIC von Flextronics International und [[Jennic Limited]].
	*[[Samsung]] verwendet ORPSoC in den Chip-Serien: SDP83 B, SDP92 C, SDP1001/SDP1002 D, und SDP1103/SDP1106 E.<ref>[http://opensource.samsung.com/ Samsung Open Source Release Center] (nach OpenRISC suchen)</ref> Dies Chips dienen als CPU in [[Digitales Fernsehen\|DTV]]-Geräten.		* [[Samsung]] verwendet ORPSoC in den Chip-Serien: SDP83 B, SDP92 C, SDP1001/SDP1002 D, und SDP1103/SDP1106 E.<ref>[http://opensource.samsung.com/ Samsung Open Source Release Center] (nach OpenRISC suchen)</ref> Dies Chips dienen als CPU in [[Digitales Fernsehen\|DTV]]-Geräten.
	*[[Cadence Design Systems]] benutzt OpenRISC als Referenzimplementierung in ihren Dokumentationen.<ref>[http://www.uvmworld.org/uvm-reference-flow.php UVM Reference Flow] (englisch), Accellera.</ref>		* [[Cadence Design Systems]] benutzt OpenRISC als Referenzimplementierung in ihren Dokumentationen.<ref>[http://www.uvmworld.org/uvm-reference-flow.php UVM Reference Flow] (englisch), Accellera.</ref>
	*Am 21. Juli 2012 startete die [[NASA]] einen [[TechEdSat]] genannten Satelliten mit einem auf ''OpenRISC 1200'' basierenden Bordcomputer.<ref>{{Webarchiv \|url=http://opencores.org/newsletter,2010,09 \|wayback=20170228061507 \|text=NEWSLETTER SEPTEMBER 2010}} (englisch) OpenCores, zugegriffen: 1. April 2021</ref>		*Am 21. Juli 2012 startete die [[NASA]] einen [[TechEdSat]] genannten Satelliten mit einem auf ''OpenRISC 1200'' basierenden Bordcomputer.<ref>{{Webarchiv \|url=http://opencores.org/newsletter,2010,09 \|wayback=20170228061507 \|text=NEWSLETTER SEPTEMBER 2010}} (englisch) OpenCores, zugegriffen: 1. April 2021</ref>

	== Akademische Verwertung ==		== Akademische Verwertung ==
	Da bei OpenRISC aufgrund des ~~Opensource~~-Ansatzes alle Details bekannt sind, eignet sich die Architektur gut für Ausbildung, Forschung und Hobbyentwickler. Folgende nichtkommerzielle Anwendungen sind deshalb bekannt:		Da bei OpenRISC aufgrund des Open-Source-Ansatzes alle Details bekannt sind, eignet sich die Architektur gut für Ausbildung, Forschung und Hobbyentwickler. Folgende nichtkommerzielle Anwendungen sind deshalb bekannt:
	*Ein Team am ''Institute for Integrated Systems'' an der [[Technische Universität München\|Technischen Universität München]] erforscht auf den Grundlagen von OpenRISC die Architektur und Programmierung von Mehrprozessorsystemen.<ref name="TUM">{{Webarchiv\|url=http://www.lis.ei.tum.de/fileadmin/w00bdv/www/MAPCO/ACACES2010_Poster.pdf \|wayback=20130210103934 \|text=Multicore Architecture and Programming Model Co-Optimization (MAPCO) \|archiv-bot=2022-12-23 23:48:58 InternetArchiveBot }} (PDF; 4,0 MB), Stefan Wallentowitz, Thomas Wild and Andreas Herkersdorf, Technische Universität München, zugegriffen: 7. September 2012</ref>		*Ein Team am ''Institute for Integrated Systems'' an der [[Technische Universität München\|Technischen Universität München]] erforscht auf den Grundlagen von OpenRISC die Architektur und Programmierung von Mehrprozessorsystemen.<ref name="TUM">{{Webarchiv\|url=http://www.lis.ei.tum.de/fileadmin/w00bdv/www/MAPCO/ACACES2010_Poster.pdf \|wayback=20130210103934 \|text=Multicore Architecture and Programming Model Co-Optimization (MAPCO) \|archiv-bot=2022-12-23 23:48:58 InternetArchiveBot }} (PDF; 4,0 MB), Stefan Wallentowitz, Thomas Wild and Andreas Herkersdorf, Technische Universität München, zugegriffen: 7. September 2012</ref>
	*Die britische [[OSHUG\|Open Source Hardware User Group]] führt Veranstaltungen durch, bei denen die FPGA-Programmierung anhand von OpenRISC erlernt oder vertieft wird.<ref>[http://oshug.org/event/9 Chips (Programmable Logic, Computer Conservation with FPGAs, OpenCores & OpenRISC 1000)], OSHUG, zugegriffen: 7. September 2012</ref><ref>[http://oshug.org/event/17 Practical System-on-Chip (Program your own open source FPGA SoC)], OSHUG, zugegriffen: 7. September 2012</ref>		*Die britische [[OSHUG\|Open Source Hardware User Group]] führt Veranstaltungen durch, bei denen die FPGA-Programmierung anhand von OpenRISC erlernt oder vertieft wird.<ref>[http://oshug.org/event/9 Chips (Programmable Logic, Computer Conservation with FPGAs, OpenCores & OpenRISC 1000)], OSHUG, zugegriffen: 7. September 2012</ref><ref>[http://oshug.org/event/17 Practical System-on-Chip (Program your own open source FPGA SoC)], OSHUG, zugegriffen: 7. September 2012</ref>

	== Betriebssysteme und Toolchain ==		== Betriebssysteme und Toolchain ==
	Neben Linux sind [[RTEMS]], [[FreeRTOS]] und [[eCos]] auf der ''OpenRISC-1000''-Architektur lauffähig. Der ''or32'' genannte Port wurde mit Version 3.1 des [[Linux-Kernel]]s in den Hauptentwicklungszweig aufgenommen und gilt somit als stabil.<ref name="linux">[http://opencores.org/or1k/Linux Linux] (englisch), OpenCores, zugegriffen: 7. September 2012</ref> Eine [[µClinux]]-Portierung ist ebenfalls verfügbar, wird aber momentan nicht weiterentwickelt. Neben der [[GNU Toolchain]] wurde auch [[newlib]], [[uClibc]] und [[~~Busybox~~]] für ''OpenRISC 1000'' portiert.<ref name="orsoc">{{Webarchiv \|url=http://orsoc.se/openrisc1200-platform-2/ \|wayback=20120917125540 \|text=OpenRISC1200 platform}}, OpenCores, zugegriffen: 1. April 2021</ref> Eine Portierung von [[LLVM]] befindet sich in der Entwicklung.<ref name="llvm">{{Webarchiv \|url=http://opencores.org/or1k/LLVM \|wayback=20131014052344 \|text=project wiki page}}, OpenCores</ref>		Neben Linux sind [[RTEMS]], [[FreeRTOS]] und [[eCos]] auf der ''OpenRISC-1000''-Architektur lauffähig. Der ''or32'' genannte Port wurde mit Version 3.1 des [[Linux-Kernel]]s in den Hauptentwicklungszweig aufgenommen und gilt somit als stabil.<ref name="linux">[http://opencores.org/or1k/Linux Linux] (englisch), OpenCores, zugegriffen: 7. September 2012</ref> Eine [[µClinux]]-Portierung ist ebenfalls verfügbar, wird aber momentan nicht weiterentwickelt. Neben der [[GNU Toolchain]] wurde auch [[newlib]], [[uClibc]] und [[BusyBox]] für ''OpenRISC 1000'' portiert.<ref name="orsoc">{{Webarchiv \|url=http://orsoc.se/openrisc1200-platform-2/ \|wayback=20120917125540 \|text=OpenRISC1200 platform}}, OpenCores, zugegriffen: 1. April 2021</ref> Eine Portierung von [[LLVM]] befindet sich in der Entwicklung.<ref name="llvm">{{Webarchiv \|url=http://opencores.org/or1k/LLVM \|wayback=20131014052344 \|text=project wiki page}}, OpenCores</ref>

	== Emulatoren ==		== Emulatoren ==
	Das OpenRISC-Projekt stellt einen [[Befehlssatz]]-Simulator zur Verfügung, welcher auf [[SystemC]] basiert und direkt auf die, in der Hardwarebeschreibungssprache Verilog vorliegenden, Prozessorquellen zurückgreift. Die folgenden [[virtuelle Maschine]]n können ein ''OpenRISC-1000''-System emulieren:		Das OpenRISC-Projekt stellt einen [[Befehlssatz]]-Simulator zur Verfügung, welcher auf [[SystemC]] basiert und direkt auf die, in der Hardwarebeschreibungssprache Verilog vorliegenden, Prozessorquellen zurückgreift. Die folgenden [[virtuelle Maschine]]n können ein ''OpenRISC-1000''-System emulieren:
	*[[QEMU]]<ref>[https://www.heise.de/newsticker/meldung/Qemu-1-2-0-verbessert-Live-Migration-1701478.html Qemu 1.2.0 verbessert Live Migration], Heise Zeitschriften Verlag, zugegriffen: 7. September 2012</ref>		* [[QEMU]]<ref>[https://www.heise.de/newsticker/meldung/Qemu-1-2-0-verbessert-Live-Migration-1701478.html Qemu 1.2.0 verbessert Live Migration], Heise Zeitschriften Verlag, zugegriffen: 7. September 2012</ref>
	*[[OVPsim]]		* [[OVPsim]]
	*[[jor1k]] (Implementierung in [[JavaScript]])<ref>[https://github.com/s-macke/jor1k jor1k-Projektseite]</ref>		* [[jor1k]] (Implementierung in [[JavaScript]])<ref>[https://github.com/s-macke/jor1k jor1k-Projektseite]</ref>

	== Weblinks ==		== Weblinks ==