Load-Link/Store-Conditional - Versionsgeschichte

Aka: Abkürzung korrigiert

2018-02-23T22:02:00Z

Abkürzung korrigiert

← Nächstältere Version		Version vom 24. Februar 2018, 00:02 Uhr
Zeile 1:		Zeile 1:
	'''Load Link/Store Conditional''' ('''LL/SC''') (engl. etwa „Referenz laden/bedingt schreiben“) ist ein Paar von [[Hauptprozessor\|Prozessor]]-[[Maschinensprache\|Befehlen]], die eine [[RMW-Befehl\|read-modify-write]] Operation implementieren. Der LL-Befehl lädt eine Speicherstelle, ihr Inhalt kann verändert werden, und der SC Befehl schreibt den neuen Wert zurück in die referenzierte Speicherstelle, unter der Bedingung, dass diese ''nicht verändert'' wurde. Wurde die Speicherstelle verändert, schlägt die Schreiboperation fehl. Für den Grad der Veränderung gibt es eine starke und eine schwache Semantik (s.u.).		'''Load Link/Store Conditional''' ('''LL/SC''') (engl. etwa „Referenz laden/bedingt schreiben“) ist ein Paar von [[Hauptprozessor\|Prozessor]]-[[Maschinensprache\|Befehlen]], die eine [[RMW-Befehl\|read-modify-write]] Operation implementieren. Der LL-Befehl lädt eine Speicherstelle, ihr Inhalt kann verändert werden, und der SC Befehl schreibt den neuen Wert zurück in die referenzierte Speicherstelle, unter der Bedingung, dass diese ''nicht verändert'' wurde. Wurde die Speicherstelle verändert, schlägt die Schreiboperation fehl. Für den Grad der Veränderung gibt es eine starke und eine schwache Semantik (s. u.).

	LL/SC-Operationen dienen zur Implementierung von [[Atomare Operation\|atomaren Operationen]] ohne die Verwendung von [[Lock]]s (''lock-free''). Durch die Verknüpfung von Lese- und Schreiboperation ist ihre Semantik enger gefasst als bei der [[Compare-and-swap]]-Operation, da diese keinen (nicht-verändernden) Zugriff auf die referenzierte Speicherstelle erkennen kann.		LL/SC-Operationen dienen zur Implementierung von [[Atomare Operation\|atomaren Operationen]] ohne die Verwendung von [[Lock]]s (''lock-free''). Durch die Verknüpfung von Lese- und Schreiboperation ist ihre Semantik enger gefasst als bei der [[Compare-and-swap]]-Operation, da diese keinen (nicht-verändernden) Zugriff auf die referenzierte Speicherstelle erkennen kann.

89.183.127.95: diverse deppenlz

2014-08-25T12:13:10Z

diverse deppenlz

← Nächstältere Version		Version vom 25. August 2014, 14:13 Uhr
Zeile 1:		Zeile 1:
	'''Load Link/Store Conditional''' ('''LL/SC''') (engl. etwa „Referenz ~~Laden~~/bedingt ~~Schreiben“~~) ist ein Paar von [[Hauptprozessor\|Prozessor]]-[[Maschinensprache\|Befehlen]], die eine [[RMW-Befehl\|read-modify-write]] Operation implementieren. Der LL Befehl lädt eine Speicherstelle, ihr Inhalt kann verändert werden, und der SC Befehl schreibt den neuen Wert zurück in die referenzierte Speicherstelle, unter der Bedingung, dass diese ''nicht verändert'' wurde. Wurde die Speicherstelle verändert, schlägt die Schreiboperation fehl. Für den Grad der Veränderung gibt es eine starke und eine schwache Semantik (s.u.).		'''Load Link/Store Conditional''' ('''LL/SC''') (engl. etwa „Referenz laden/bedingt schreiben“) ist ein Paar von [[Hauptprozessor\|Prozessor]]-[[Maschinensprache\|Befehlen]], die eine [[RMW-Befehl\|read-modify-write]] Operation implementieren. Der LL-Befehl lädt eine Speicherstelle, ihr Inhalt kann verändert werden, und der SC Befehl schreibt den neuen Wert zurück in die referenzierte Speicherstelle, unter der Bedingung, dass diese ''nicht verändert'' wurde. Wurde die Speicherstelle verändert, schlägt die Schreiboperation fehl. Für den Grad der Veränderung gibt es eine starke und eine schwache Semantik (s.u.).

	LL/SC Operationen dienen zur Implementierung von [[Atomare Operation\|atomaren Operationen]] ohne die Verwendung von [[Lock]]s (''lock-free''). Durch die Verknüpfung von Lese- und Schreiboperation ist ihre Semantik enger gefasst als bei der [[Compare-and-swap]]-Operation, da diese keinen (nicht-verändernden) Zugriff auf die referenzierte Speicherstelle erkennen kann.		LL/SC-Operationen dienen zur Implementierung von [[Atomare Operation\|atomaren Operationen]] ohne die Verwendung von [[Lock]]s (''lock-free''). Durch die Verknüpfung von Lese- und Schreiboperation ist ihre Semantik enger gefasst als bei der [[Compare-and-swap]]-Operation, da diese keinen (nicht-verändernden) Zugriff auf die referenzierte Speicherstelle erkennen kann.

	Implementierungen des LL/SC Befehlspaares existieren auf verschiedenen [[Rechnerarchitektur]]en, unter anderem:		Implementierungen des LL/SC-Befehlspaares existieren auf verschiedenen [[Rechnerarchitektur]]en, unter anderem:
	ldl_l/stl_c und ldq_l/stq_c ([[Alpha-Prozessor]]), lwarx/stwcx ([[PowerPC]]), ll/sc ([[MIPS-Architektur]]), und ldrex/strex ([[ARM-Architektur]] ab Version 6). Diese Architekturen basieren meist auf der [[RISC]]-Philosophie, deren [[Befehlssatz]] die Speicherzugriffe auf [[Load/Store-Architektur\|Lese- und Schreibbefehle]] reduziert.		ldl_l/stl_c und ldq_l/stq_c ([[Alpha-Prozessor]]), lwarx/stwcx ([[PowerPC]]), ll/sc ([[MIPS-Architektur]]), und ldrex/strex ([[ARM-Architektur]] ab Version 6). Diese Architekturen basieren meist auf der [[RISC]]-Philosophie, deren [[Befehlssatz]] die Speicherzugriffe auf [[Load/Store-Architektur\|Lese- und Schreibbefehle]] reduziert.

	== Starke und Schwache Semantik ==		== Starke und Schwache Semantik ==
	In der engen Auslegung der Semantik schlägt das LL/SC Befehlspaar nur dann fehl, wenn zwischen dem LL und dem SC Befehl ein Zugriff auf die referenzierte Speicherstelle stattfindet.		In der engen Auslegung der Semantik schlägt das LL/SC-Befehlspaar nur dann fehl, wenn zwischen dem LL- und dem SC-Befehl ein Zugriff auf die referenzierte Speicherstelle stattfindet.

	Auf vielen Architekturen führen aber auch andere Ereignisse zu einem überflüssigen Fehlschlag, zum Beispiel bei [[Kontextwechsel]]n, [[Interrupt]]s oder auch anderen Speicherzugriffen.		Auf vielen Architekturen führen aber auch andere Ereignisse zu einem überflüssigen Fehlschlag, zum Beispiel bei [[Kontextwechsel]]n, [[Interrupt]]s oder auch anderen Speicherzugriffen.

KLBot2: Bot: 4 Interwiki-Link(s) nach Wikidata (:d:Q250514) migriert

2013-04-16T11:45:23Z

Bot: 4 Interwiki-Link(s) nach Wikidata (d:Q250514) migriert

← Nächstältere Version		Version vom 16. April 2013, 13:45 Uhr
Zeile 18:		Zeile 18:
	[[Kategorie:Betriebssystemtheorie]]		[[Kategorie:Betriebssystemtheorie]]
	[[Kategorie:Parallelverarbeitung]]		[[Kategorie:Parallelverarbeitung]]

	[[en:Load-link/store-conditional]]
	[[fr:Load-Link/Store-Conditional]]
	[[ja:Load-Link/Store-Conditional]]
	[[pl:Load-link/store-conditional]]

ZéroBot: r2.7.1) (Bot: Ergänze: pl:Load-link/store-conditional

2012-12-04T22:20:17Z

r2.7.1) (Bot: Ergänze: pl:Load-link/store-conditional

← Nächstältere Version		Version vom 5. Dezember 2012, 00:20 Uhr
Zeile 22:		Zeile 22:
	[[fr:Load-Link/Store-Conditional]]		[[fr:Load-Link/Store-Conditional]]
	[[ja:Load-Link/Store-Conditional]]		[[ja:Load-Link/Store-Conditional]]
			[[pl:Load-link/store-conditional]]

MystBot: r2.7.1) (Bot: Ergänze: fr:Load-Link/Store-Conditional

2011-10-29T08:54:12Z

r2.7.1) (Bot: Ergänze: fr:Load-Link/Store-Conditional

← Nächstältere Version		Version vom 29. Oktober 2011, 10:54 Uhr
Zeile 20:		Zeile 20:

	[[en:Load-link/store-conditional]]		[[en:Load-link/store-conditional]]
			[[fr:Load-Link/Store-Conditional]]
	[[ja:Load-Link/Store-Conditional]]		[[ja:Load-Link/Store-Conditional]]

YMS: Korrektur der Fehlkorrektur, daneben redundante assoziative Verweise entfernt

2010-10-11T19:39:04Z

Korrektur der Fehlkorrektur, daneben redundante assoziative Verweise entfernt

← Nächstältere Version		Version vom 11. Oktober 2010, 21:39 Uhr
Zeile 1:		Zeile 1:
	'''Load Link/Store Conditional''' ('''LL/SC''') (engl. etwa „Referenz Laden/bedingt Schreiben“) ist ein Paar von [[Hauptprozessor\|Prozessor]]-[[Maschinensprache\|Befehlen]], die eine [[RMW-Befehl\|read-modify-write]] Operation implementieren. Der LL Befehl lädt eine Speicherstelle, ihr Inhalt kann verändert werden, und der SC Befehl schreibt den neuen Wert zurück in die referenzierte Speicherstelle, unter der Bedingung, dass diese ''nicht verändert'' wurde. Wurde die Speicherstelle verändert, schlägt die Schreiboperation fehl. Für den Grad der Veränderung gibt es eine starke und eine schwache Semantik (s.u.).		'''Load Link/Store Conditional''' ('''LL/SC''') (engl. etwa „Referenz Laden/bedingt Schreiben“) ist ein Paar von [[Hauptprozessor\|Prozessor]]-[[Maschinensprache\|Befehlen]], die eine [[RMW-Befehl\|read-modify-write]] Operation implementieren. Der LL Befehl lädt eine Speicherstelle, ihr Inhalt kann verändert werden, und der SC Befehl schreibt den neuen Wert zurück in die referenzierte Speicherstelle, unter der Bedingung, dass diese ''nicht verändert'' wurde. Wurde die Speicherstelle verändert, schlägt die Schreiboperation fehl. Für den Grad der Veränderung gibt es eine starke und eine schwache Semantik (s.u.).

	LL/SC Operationen dienen zur Implementierung von [[Atomare Operation\|atomaren Operationen]] ohne die Verwendung von [[Lock]]s (''lock-free''). Durch die Verknüpfung von Lese- und Schreiboperation ist ihre Semantik enger gefasst als bei der [[Compare-and-swap]] Operation, da diese keinen (nicht-verändernden) Zugriff auf die referenzierte Speicherstelle erkennen kann.		LL/SC Operationen dienen zur Implementierung von [[Atomare Operation\|atomaren Operationen]] ohne die Verwendung von [[Lock]]s (''lock-free''). Durch die Verknüpfung von Lese- und Schreiboperation ist ihre Semantik enger gefasst als bei der [[Compare-and-swap]]-Operation, da diese keinen (nicht-verändernden) Zugriff auf die referenzierte Speicherstelle erkennen kann.

	Implementierungen des LL/SC Befehlspaares existieren auf verschiedenen [[Rechnerarchitektur]]en, ~~u.a.~~:		Implementierungen des LL/SC Befehlspaares existieren auf verschiedenen [[Rechnerarchitektur]]en, unter anderem:
	ldl_l/stl_c und ldq_l/stq_c ([[Alpha-Prozessor]]), lwarx/stwcx ([[PowerPC]]), ll/sc ([[MIPS-Architektur]]), und ldrex/strex ([[ARM-Architektur]] ab Version 6). Diese Architekturen basieren meist auf der [[RISC]] Philosophie, deren [[Befehlssatz]] die Speicherzugriffe auf [[Load/Store-Architektur\|Lese- und Schreibbefehle]] reduziert.		ldl_l/stl_c und ldq_l/stq_c ([[Alpha-Prozessor]]), lwarx/stwcx ([[PowerPC]]), ll/sc ([[MIPS-Architektur]]), und ldrex/strex ([[ARM-Architektur]] ab Version 6). Diese Architekturen basieren meist auf der [[RISC]]-Philosophie, deren [[Befehlssatz]] die Speicherzugriffe auf [[Load/Store-Architektur\|Lese- und Schreibbefehle]] reduziert.

	== Starke und Schwache Semantik ==		== Starke und Schwache Semantik ==
	In der engen Auslegung der Semantik schlägt das LL/SC Befehlspaar nur dann fehl, wenn zwischen dem LL und dem SC Befehl ~~einen~~ Zugriff auf die referenzierte Speicherstelle stattfindet.		In der engen Auslegung der Semantik schlägt das LL/SC Befehlspaar nur dann fehl, wenn zwischen dem LL und dem SC Befehl ein Zugriff auf die referenzierte Speicherstelle stattfindet.

	Auf vielen Architekturen führen aber auch andere Ereignisse zu einem überflüssigen Fehlschlag, ~~z.B.~~ bei [[Kontextwechsel]]n, [[Interrupt]]s oder auch anderen Speicherzugriffen.		Auf vielen Architekturen führen aber auch andere Ereignisse zu einem überflüssigen Fehlschlag, zum Beispiel bei [[Kontextwechsel]]n, [[Interrupt]]s oder auch anderen Speicherzugriffen.

	== Siehe auch ==		== Siehe auch ==
	* [[Compare-and-swap]]
	* [[Prozesssynchronisation]]		* [[Prozesssynchronisation]]
	* [[Paralleler Algorithmus]]		* [[Paralleler Algorithmus]]
	* [[Nichtsequentielle Programmierung]]
	* [[Parallele Programmierung]]		* [[Parallele Programmierung]]

95.88.37.17: /* Starke und Schwache Semantik */

2010-09-26T18:02:32Z

Starke und Schwache Semantik

← Nächstältere Version		Version vom 26. September 2010, 20:02 Uhr
Zeile 7:		Zeile 7:

	== Starke und Schwache Semantik ==		== Starke und Schwache Semantik ==
	In der engen Auslegung der Semantik schlägt das LL/SC Befehlspaar nur dann fehl, wenn zwischen dem LL und dem SC Befehl ~~eine~~ Zugriff auf die referenzierte Speicherstelle stattfindet.		In der engen Auslegung der Semantik schlägt das LL/SC Befehlspaar nur dann fehl, wenn zwischen dem LL und dem SC Befehl einen Zugriff auf die referenzierte Speicherstelle stattfindet.

	Auf vielen Architekturen führen aber auch andere Ereignisse zu einem überflüssigen Fehlschlag, z.B. bei [[Kontextwechsel]]n, [[Interrupt]]s oder auch anderen Speicherzugriffen.		Auf vielen Architekturen führen aber auch andere Ereignisse zu einem überflüssigen Fehlschlag, z.B. bei [[Kontextwechsel]]n, [[Interrupt]]s oder auch anderen Speicherzugriffen.

93.104.163.173 am 22. April 2010 um 16:17 Uhr

2010-04-22T16:17:15Z

← Nächstältere Version		Version vom 22. April 2010, 18:17 Uhr
Zeile 1:		Zeile 1:
	'''Load Link/Store Conditional''' ('''LL/SC''') (engl. etwa „Referenz Laden/bedingt Schreiben“) ist ein Paar von [[Hauptprozessor\|Prozessor]]-[[Maschinensprache\|Befehlen]], die eine [[RMW-Befehl\|read-modify-write]] Operation implementieren. Der LL Befehl lädt eine Speicherstelle, ihr Inhalt kann verändert werden, und der SC Befehl schreibt den neuen Wert zurück in die referenzierte Speicherstelle, unter der Bedingung, dass diese ''nicht verändert'' wurde. Wurde die Speicherstelle verändert, schlägt die Schreiboperation fehl. Für den Grad der Veränderung gibt es eine starke und eine schwache Semantik (s.u.).		'''Load Link/Store Conditional''' ('''LL/SC''') (engl. etwa „Referenz Laden/bedingt Schreiben“) ist ein Paar von [[Hauptprozessor\|Prozessor]]-[[Maschinensprache\|Befehlen]], die eine [[RMW-Befehl\|read-modify-write]] Operation implementieren. Der LL Befehl lädt eine Speicherstelle, ihr Inhalt kann verändert werden, und der SC Befehl schreibt den neuen Wert zurück in die referenzierte Speicherstelle, unter der Bedingung, dass diese ''nicht verändert'' wurde. Wurde die Speicherstelle verändert, schlägt die Schreiboperation fehl. Für den Grad der Veränderung gibt es eine starke und eine schwache Semantik (s.u.).

	LL/SC Operationen dienen zur Implementierung von [[Atomare Operation\|atomaren Operationen]] ohne die Verwendung von [[Lock]]s (''lock-free''). Durch die Verknüpfung von Lese- und Schreiboperation ist ihre Semantik ~~ist~~ enger gefasst als bei der [[Compare-and-swap]] Operation, da diese keinen (nicht-verändernden) Zugriff auf die referenzierte Speicherstelle erkennen kann.		LL/SC Operationen dienen zur Implementierung von [[Atomare Operation\|atomaren Operationen]] ohne die Verwendung von [[Lock]]s (''lock-free''). Durch die Verknüpfung von Lese- und Schreiboperation ist ihre Semantik enger gefasst als bei der [[Compare-and-swap]] Operation, da diese keinen (nicht-verändernden) Zugriff auf die referenzierte Speicherstelle erkennen kann.

	Implementierungen des LL/SC Befehlspaares existieren auf verschiedenen [[Rechnerarchitektur]]en, u.a.:		Implementierungen des LL/SC Befehlspaares existieren auf verschiedenen [[Rechnerarchitektur]]en, u.a.:

Xqbot: Bot: Ändere: en:Load-link/store-conditional; kosmetische Änderungen

2010-01-13T19:39:57Z

Bot: Ändere: en:Load-link/store-conditional; kosmetische Änderungen

← Nächstältere Version		Version vom 13. Januar 2010, 21:39 Uhr
Zeile 1:		Zeile 1:
	'''Load Link/Store Conditional''' ('''LL/SC''') (engl. etwa „Referenz Laden/bedingt Schreiben“) ist ein Paar von [[Hauptprozessor\|Prozessor]]-[[Maschinensprache\|Befehlen]], die eine [[RMW-Befehl\|read-modify-write]] Operation implementieren. Der LL Befehl lädt eine Speicherstelle, ihr Inhalt kann verändert werden, und der SC Befehl schreibt den neuen Wert zurück in die referenzierte Speicherstelle, unter der Bedingung, dass diese ''nicht verändert'' wurde. Wurde die Speicherstelle verändert, schlägt die Schreiboperation fehl. Für den Grad der Veränderung gibt es eine starke und eine schwache Semantik (s.u.).		'''Load Link/Store Conditional''' ('''LL/SC''') (engl. etwa „Referenz Laden/bedingt Schreiben“) ist ein Paar von [[Hauptprozessor\|Prozessor]]-[[Maschinensprache\|Befehlen]], die eine [[RMW-Befehl\|read-modify-write]] Operation implementieren. Der LL Befehl lädt eine Speicherstelle, ihr Inhalt kann verändert werden, und der SC Befehl schreibt den neuen Wert zurück in die referenzierte Speicherstelle, unter der Bedingung, dass diese ''nicht verändert'' wurde. Wurde die Speicherstelle verändert, schlägt die Schreiboperation fehl. Für den Grad der Veränderung gibt es eine starke und eine schwache Semantik (s.u.).

	LL/SC Operationen dienen zur Implementierung von [[Atomare Operation\|atomaren Operationen]] ohne die Verwendung von [[Lock]]s (''lock-free''). Durch die Verknüpfung von Lese- und Schreiboperation ist ihre Semantik ist enger gefasst als bei der [[Compare-and-swap]] Operation, da diese keinen (nicht-verändernden) Zugriff auf die referenzierte Speicherstelle erkennen kann.		LL/SC Operationen dienen zur Implementierung von [[Atomare Operation\|atomaren Operationen]] ohne die Verwendung von [[Lock]]s (''lock-free''). Durch die Verknüpfung von Lese- und Schreiboperation ist ihre Semantik ist enger gefasst als bei der [[Compare-and-swap]] Operation, da diese keinen (nicht-verändernden) Zugriff auf die referenzierte Speicherstelle erkennen kann.

	Implementierungen des LL/SC Befehlspaares existieren auf verschiedenen [[Rechnerarchitektur]]en, u.a.:		Implementierungen des LL/SC Befehlspaares existieren auf verschiedenen [[Rechnerarchitektur]]en, u.a.:
	ldl_l/stl_c und ldq_l/stq_c ([[Alpha-Prozessor]]), lwarx/stwcx ([[PowerPC]]), ll/sc ([[MIPS-Architektur]]), und ldrex/strex ([[ARM-Architektur]] ab Version 6). Diese Architekturen basieren meist auf der [[RISC]] Philosophie, deren [[Befehlssatz]] die Speicherzugriffe auf [[Load/Store-Architektur\|Lese- und Schreibbefehle]] reduziert.		ldl_l/stl_c und ldq_l/stq_c ([[Alpha-Prozessor]]), lwarx/stwcx ([[PowerPC]]), ll/sc ([[MIPS-Architektur]]), und ldrex/strex ([[ARM-Architektur]] ab Version 6). Diese Architekturen basieren meist auf der [[RISC]] Philosophie, deren [[Befehlssatz]] die Speicherzugriffe auf [[Load/Store-Architektur\|Lese- und Schreibbefehle]] reduziert.

	== Starke und Schwache Semantik ==		== Starke und Schwache Semantik ==
Zeile 21:		Zeile 21:
	[[Kategorie:Parallelverarbeitung]]		[[Kategorie:Parallelverarbeitung]]

	[[en:Load-~~Link~~/~~Store~~-~~Conditional~~]]		[[en:Load-link/store-conditional]]
	[[ja:Load-Link/Store-Conditional]]		[[ja:Load-Link/Store-Conditional]]

Eginho: -tation -> -tierung, Semantik

2009-02-08T11:05:59Z

-tation -> -tierung, Semantik

← Nächstältere Version		Version vom 8. Februar 2009, 13:05 Uhr
Zeile 3:		Zeile 3:
	LL/SC Operationen dienen zur Implementierung von [[Atomare Operation\|atomaren Operationen]] ohne die Verwendung von [[Lock]]s (''lock-free''). Durch die Verknüpfung von Lese- und Schreiboperation ist ihre Semantik ist enger gefasst als bei der [[Compare-and-swap]] Operation, da diese keinen (nicht-verändernden) Zugriff auf die referenzierte Speicherstelle erkennen kann.		LL/SC Operationen dienen zur Implementierung von [[Atomare Operation\|atomaren Operationen]] ohne die Verwendung von [[Lock]]s (''lock-free''). Durch die Verknüpfung von Lese- und Schreiboperation ist ihre Semantik ist enger gefasst als bei der [[Compare-and-swap]] Operation, da diese keinen (nicht-verändernden) Zugriff auf die referenzierte Speicherstelle erkennen kann.

	~~Implementation~~ des LL/SC Befehlspaares existieren auf verschiedenen [[Rechnerarchitektur]]en, u.a.:		Implementierungen des LL/SC Befehlspaares existieren auf verschiedenen [[Rechnerarchitektur]]en, u.a.:
	ldl_l/stl_c und ldq_l/stq_c ([[Alpha-Prozessor]]), lwarx/stwcx ([[PowerPC]]), ll/sc ([[MIPS-Architektur]]), und ldrex/strex ([[ARM-Architektur]] ab Version 6). Diese Architekturen basieren meist auf der [[RISC]] Philosophie, deren [[Befehlssatz]] die Speicherzugriffe auf [[Load/Store-Architektur\|Lese- und Schreibbefehle]] reduziert.		ldl_l/stl_c und ldq_l/stq_c ([[Alpha-Prozessor]]), lwarx/stwcx ([[PowerPC]]), ll/sc ([[MIPS-Architektur]]), und ldrex/strex ([[ARM-Architektur]] ab Version 6). Diese Architekturen basieren meist auf der [[RISC]] Philosophie, deren [[Befehlssatz]] die Speicherzugriffe auf [[Load/Store-Architektur\|Lese- und Schreibbefehle]] reduziert.

	== Starke und Schwache ~~Implementation~~ ==		== Starke und Schwache Semantik ==
	In der engen Auslegung der Semantik schlägt das LL/SC Befehlspaar nur dann fehl, wenn zwischen dem LL und dem SC Befehl eine Zugriff auf die referenzierte Speicherstelle stattfindet.		In der engen Auslegung der Semantik schlägt das LL/SC Befehlspaar nur dann fehl, wenn zwischen dem LL und dem SC Befehl eine Zugriff auf die referenzierte Speicherstelle stattfindet.