Field Programmable Gate Array - Versionsgeschichte

Trustable: wikilinks

2025-06-30T18:34:55Z

wikilinks

Trustable: Kleinigkeiten verbessert

2025-06-30T12:44:23Z

Kleinigkeiten verbessert

Änderungen zeigen

~2025-99532: /* Unterschiede zu CPLDs */ was vergessen

2025-06-30T12:01:15Z

Unterschiede zu CPLDs: was vergessen

← Nächstältere Version		Version vom 30. Juni 2025, 13:01 Uhr
Zeile 36:		Zeile 36:
	Oft werden FPGAs mit den digitalen und ebenfalls rekonfigurierbaren [[CPLD]]-Bausteinen (Complex Programmable Logic Devices) gleichgesetzt bzw. verglichen. Die wesentlichen Unterschiede zwischen FPGAs und CPLDs sind:		Oft werden FPGAs mit den digitalen und ebenfalls rekonfigurierbaren [[CPLD]]-Bausteinen (Complex Programmable Logic Devices) gleichgesetzt bzw. verglichen. Die wesentlichen Unterschiede zwischen FPGAs und CPLDs sind:

	* CPLD gehört noch zur Gruppe der PAL (Programmable Array Logic )/ PLA (Programmable Logic Array) / PLD (Programmable Logic Device) / GAL (Generic Array Logic), hat aber einen komplizierteren Innenaufbau im IC als PAL und GAL. Die noch neueren FPGAs gehören hingegen zu einer anderen Technologie<ref>Erwin Böhmer/Dietmar Ehrhardt/Wolfgang Oberschelp: Elemente der angewandten Elektronik, Vieweg Verlag Wiesbaden, 2007, 15. Auflage, Anmerkungen zu PAL/PLD/GAL/CPLD S. 418</ref>. CPLDs weisen im Vergleich zu FPGAs eine wesentlich einfachere Struktur auf. Sie besitzen kein feinmaschiges Array (Feld) von Logikblöcken und Flipflops, sondern nur eine konfigurierbare Schaltmatrix, die verschiedene Eingangssignale zu verschiedenen Ausgangssignalen verbinden kann. Die Signale können dabei durch logische Operationen wie [[Und-Gatter\|AND]]/[[Oder-Gatter\|OR]] verknüpft werden. Dadurch haben CPLDs eine vom jeweiligen Design unabhängige, konstante Signaldurchlaufzeit. Durch entsprechende Designmethoden kann auch bei FPGAs eine definierte maximale Durchlaufzeit erreicht werden (engl. ''timing constraints'').		* CPLD gehört noch zur Gruppe der PAL (Programmable Array Logic ) / PLA (Programmable Logic Array) / PLD (Programmable Logic Device) / GAL (Generic Array Logic), hat aber einen komplizierteren Innenaufbau im IC als PAL und GAL. Die noch neueren FPGAs gehören hingegen zu einer anderen Technologie<ref>Erwin Böhmer/Dietmar Ehrhardt/Wolfgang Oberschelp: Elemente der angewandten Elektronik, Vieweg Verlag Wiesbaden, 2007, 15. Auflage, Anmerkungen zu PAL/PLD/GAL/CPLD S. 418</ref>. CPLDs weisen im Vergleich zu FPGAs eine wesentlich einfachere Struktur auf. Sie besitzen kein feinmaschiges Array (Feld) von Logikblöcken und Flipflops, sondern nur eine konfigurierbare Schaltmatrix, die verschiedene Eingangssignale zu verschiedenen Ausgangssignalen verbinden kann. Die Signale können dabei durch logische Operationen wie [[Und-Gatter\|AND]]/[[Oder-Gatter\|OR]] verknüpft werden. Dadurch haben CPLDs eine vom jeweiligen Design unabhängige, konstante Signaldurchlaufzeit. Durch entsprechende Designmethoden kann auch bei FPGAs eine definierte maximale Durchlaufzeit erreicht werden (engl. ''timing constraints'').
	* CPLDs weisen vergleichsweise wenige Flipflops auf. Vor allem längere Schieberegister, Zähler, Zustandsspeicher und ähnliche Schaltungen, die viele Flipflops benötigen, sind in CPLDs nur ineffizient zu realisieren.		* CPLDs weisen vergleichsweise wenige Flipflops auf. Vor allem längere Schieberegister, Zähler, Zustandsspeicher und ähnliche Schaltungen, die viele Flipflops benötigen, sind in CPLDs nur ineffizient zu realisieren.
	* CPLDs besitzen, da jeder IO-Pin ein Flipflop besitzt, meist sehr viele IO-Pins, die in vielen Anwendungen nur teilweise verwendet werden. In Anwendungen, in denen nur vergleichsweise einfache digitale Schaltungen, sogenannte ''[[Glue Logic\|glue logic]]'', mit einem hohen Bedarf an IO-Pins Verwendung findet, sind CPLDs meist die bessere Wahl.		* CPLDs besitzen, da jeder IO-Pin ein Flipflop besitzt, meist sehr viele IO-Pins, die in vielen Anwendungen nur teilweise verwendet werden. In Anwendungen, in denen nur vergleichsweise einfache digitale Schaltungen, sogenannte ''[[Glue Logic\|glue logic]]'', mit einem hohen Bedarf an IO-Pins Verwendung findet, sind CPLDs meist die bessere Wahl.

~2025-99532: /* Unterschiede zu CPLDs */ Leerzeichen vor Klammern und Slashs hinzugefügt

2025-06-30T10:46:56Z

Unterschiede zu CPLDs: Leerzeichen vor Klammern und Slashs hinzugefügt

← Nächstältere Version		Version vom 30. Juni 2025, 11:46 Uhr
Zeile 36:		Zeile 36:
	Oft werden FPGAs mit den digitalen und ebenfalls rekonfigurierbaren [[CPLD]]-Bausteinen (Complex Programmable Logic Devices) gleichgesetzt bzw. verglichen. Die wesentlichen Unterschiede zwischen FPGAs und CPLDs sind:		Oft werden FPGAs mit den digitalen und ebenfalls rekonfigurierbaren [[CPLD]]-Bausteinen (Complex Programmable Logic Devices) gleichgesetzt bzw. verglichen. Die wesentlichen Unterschiede zwischen FPGAs und CPLDs sind:

	* CPLD gehört noch zur Gruppe der PAL(Programmable Array Logic)/PLA(Programmable Logic Array)/PLD(Programmable Logic Device)/GAL(Generic Array Logic), hat aber einen komplizierteren Innenaufbau im IC als PAL und GAL. Die noch neueren FPGAs gehören hingegen zu einer anderen Technologie<ref>Erwin Böhmer/Dietmar Ehrhardt/Wolfgang Oberschelp: Elemente der angewandten Elektronik, Vieweg Verlag Wiesbaden, 2007, 15. Auflage, Anmerkungen zu PAL/PLD/GAL/CPLD S. 418</ref>. CPLDs weisen im Vergleich zu FPGAs eine wesentlich einfachere Struktur auf. Sie besitzen kein feinmaschiges Array (Feld) von Logikblöcken und Flipflops, sondern nur eine konfigurierbare Schaltmatrix, die verschiedene Eingangssignale zu verschiedenen Ausgangssignalen verbinden kann. Die Signale können dabei durch logische Operationen wie [[Und-Gatter\|AND]]/[[Oder-Gatter\|OR]] verknüpft werden. Dadurch haben CPLDs eine vom jeweiligen Design unabhängige, konstante Signaldurchlaufzeit. Durch entsprechende Designmethoden kann auch bei FPGAs eine definierte maximale Durchlaufzeit erreicht werden (engl. ''timing constraints'').		* CPLD gehört noch zur Gruppe der PAL (Programmable Array Logic )/ PLA (Programmable Logic Array) / PLD (Programmable Logic Device) / GAL (Generic Array Logic), hat aber einen komplizierteren Innenaufbau im IC als PAL und GAL. Die noch neueren FPGAs gehören hingegen zu einer anderen Technologie<ref>Erwin Böhmer/Dietmar Ehrhardt/Wolfgang Oberschelp: Elemente der angewandten Elektronik, Vieweg Verlag Wiesbaden, 2007, 15. Auflage, Anmerkungen zu PAL/PLD/GAL/CPLD S. 418</ref>. CPLDs weisen im Vergleich zu FPGAs eine wesentlich einfachere Struktur auf. Sie besitzen kein feinmaschiges Array (Feld) von Logikblöcken und Flipflops, sondern nur eine konfigurierbare Schaltmatrix, die verschiedene Eingangssignale zu verschiedenen Ausgangssignalen verbinden kann. Die Signale können dabei durch logische Operationen wie [[Und-Gatter\|AND]]/[[Oder-Gatter\|OR]] verknüpft werden. Dadurch haben CPLDs eine vom jeweiligen Design unabhängige, konstante Signaldurchlaufzeit. Durch entsprechende Designmethoden kann auch bei FPGAs eine definierte maximale Durchlaufzeit erreicht werden (engl. ''timing constraints'').
	* CPLDs weisen vergleichsweise wenige Flipflops auf. Vor allem längere Schieberegister, Zähler, Zustandsspeicher und ähnliche Schaltungen, die viele Flipflops benötigen, sind in CPLDs nur ineffizient zu realisieren.		* CPLDs weisen vergleichsweise wenige Flipflops auf. Vor allem längere Schieberegister, Zähler, Zustandsspeicher und ähnliche Schaltungen, die viele Flipflops benötigen, sind in CPLDs nur ineffizient zu realisieren.
	* CPLDs besitzen, da jeder IO-Pin ein Flipflop besitzt, meist sehr viele IO-Pins, die in vielen Anwendungen nur teilweise verwendet werden. In Anwendungen, in denen nur vergleichsweise einfache digitale Schaltungen, sogenannte ''[[Glue Logic\|glue logic]]'', mit einem hohen Bedarf an IO-Pins Verwendung findet, sind CPLDs meist die bessere Wahl.		* CPLDs besitzen, da jeder IO-Pin ein Flipflop besitzt, meist sehr viele IO-Pins, die in vielen Anwendungen nur teilweise verwendet werden. In Anwendungen, in denen nur vergleichsweise einfache digitale Schaltungen, sogenannte ''[[Glue Logic\|glue logic]]'', mit einem hohen Bedarf an IO-Pins Verwendung findet, sind CPLDs meist die bessere Wahl.

Drahkrub: Die letzte Textänderung von 89.247.227.122 wurde verworfen und die Version 255840907 von Aka wiederhergestellt: Analogrechner - wohl eher emulieren statt realisieren. Derart verkürzt und ohne Quellen ist nicht klar, was genau gemeint sein soll.

2025-05-19T12:36:20Z

Die letzte Textänderung von 89.247.227.122 wurde verworfen und die Version 255840907 von Aka wiederhergestellt: Analogrechner - wohl eher emulieren statt realisieren. Derart verkürzt und ohne Quellen ist nicht klar, was genau gemeint sein soll.

← Nächstältere Version		Version vom 19. Mai 2025, 13:36 Uhr
Zeile 7:		Zeile 7:

	== Anwendung ==		== Anwendung ==
	Durch Konfiguration der intern vorhandenen Elemente können in einem FPGA verschiedene Schaltungen und Funktionen realisiert werden. Diese reichen von Schaltungen geringer Komplexität, wie z. B. ein einfacher [[Synchronzähler]] oder Interfaces für Digitalbausteine (z. <!--= nbthinsp-->B. [[Glue Logic]]), über [[Speichercontroller]] und vollständige [[Mikroprozessor]]en bis hin zu hochkomplexen Schaltungen wie [[System-on-a-Chip\|Systems-on-a-Chip]]~~. Außerdem lassen sich sogar [[Analogrechner]] in Form digitalelektronischer Rechenelemente realisieren~~.		Durch Konfiguration der intern vorhandenen Elemente können in einem FPGA verschiedene Schaltungen und Funktionen realisiert werden. Diese reichen von Schaltungen geringer Komplexität, wie z. B. ein einfacher [[Synchronzähler]] oder Interfaces für Digitalbausteine (z. <!--= nbthinsp-->B. [[Glue Logic]]), über [[Speichercontroller]] und vollständige [[Mikroprozessor]]en bis hin zu hochkomplexen Schaltungen wie [[System-on-a-Chip\|Systems-on-a-Chip]].

	FPGAs werden in allen Bereichen der Digitaltechnik eingesetzt, vor allem aber dort, wo es auf schnelle [[digitale Signalverarbeitung]] und flexible Änderung der Schaltung ankommt, um beispielsweise nachträgliche Verbesserungen an den implementierten Funktionen vornehmen zu können, ohne dabei direkt die Hardware ändern zu müssen. Ein großes Anwendungsgebiet ist die Erstellung von Prototypen in der [[Anwendungsspezifische integrierte Schaltung\|ASIC]]-Entwicklung zum vorherigen Test sowie auch der Bereich Maintenance bzw. [[Obsoleszenzmanagement]], in dem es darum geht, Ersatz für alte, nicht mehr lieferbare digitale Bausteine oder [[Mikrocontroller]] vorzuhalten.		FPGAs werden in allen Bereichen der Digitaltechnik eingesetzt, vor allem aber dort, wo es auf schnelle [[digitale Signalverarbeitung]] und flexible Änderung der Schaltung ankommt, um beispielsweise nachträgliche Verbesserungen an den implementierten Funktionen vornehmen zu können, ohne dabei direkt die Hardware ändern zu müssen. Ein großes Anwendungsgebiet ist die Erstellung von Prototypen in der [[Anwendungsspezifische integrierte Schaltung\|ASIC]]-Entwicklung zum vorherigen Test sowie auch der Bereich Maintenance bzw. [[Obsoleszenzmanagement]], in dem es darum geht, Ersatz für alte, nicht mehr lieferbare digitale Bausteine oder [[Mikrocontroller]] vorzuhalten.

89.247.227.122: /* Anwendung */

2025-05-19T10:41:49Z

Anwendung

← Nächstältere Version		Version vom 19. Mai 2025, 11:41 Uhr
Zeile 7:		Zeile 7:

	== Anwendung ==		== Anwendung ==
	Durch Konfiguration der intern vorhandenen Elemente können in einem FPGA verschiedene Schaltungen und Funktionen realisiert werden. Diese reichen von Schaltungen geringer Komplexität, wie z. B. ein einfacher [[Synchronzähler]] oder Interfaces für Digitalbausteine (z. <!--= nbthinsp-->B. [[Glue Logic]]), über [[Speichercontroller]] und vollständige [[Mikroprozessor]]en bis hin zu hochkomplexen Schaltungen wie [[System-on-a-Chip\|Systems-on-a-Chip]].		Durch Konfiguration der intern vorhandenen Elemente können in einem FPGA verschiedene Schaltungen und Funktionen realisiert werden. Diese reichen von Schaltungen geringer Komplexität, wie z. B. ein einfacher [[Synchronzähler]] oder Interfaces für Digitalbausteine (z. <!--= nbthinsp-->B. [[Glue Logic]]), über [[Speichercontroller]] und vollständige [[Mikroprozessor]]en bis hin zu hochkomplexen Schaltungen wie [[System-on-a-Chip\|Systems-on-a-Chip]]. Außerdem lassen sich sogar [[Analogrechner]] in Form digitalelektronischer Rechenelemente realisieren.

	FPGAs werden in allen Bereichen der Digitaltechnik eingesetzt, vor allem aber dort, wo es auf schnelle [[digitale Signalverarbeitung]] und flexible Änderung der Schaltung ankommt, um beispielsweise nachträgliche Verbesserungen an den implementierten Funktionen vornehmen zu können, ohne dabei direkt die Hardware ändern zu müssen. Ein großes Anwendungsgebiet ist die Erstellung von Prototypen in der [[Anwendungsspezifische integrierte Schaltung\|ASIC]]-Entwicklung zum vorherigen Test sowie auch der Bereich Maintenance bzw. [[Obsoleszenzmanagement]], in dem es darum geht, Ersatz für alte, nicht mehr lieferbare digitale Bausteine oder [[Mikrocontroller]] vorzuhalten.		FPGAs werden in allen Bereichen der Digitaltechnik eingesetzt, vor allem aber dort, wo es auf schnelle [[digitale Signalverarbeitung]] und flexible Änderung der Schaltung ankommt, um beispielsweise nachträgliche Verbesserungen an den implementierten Funktionen vornehmen zu können, ohne dabei direkt die Hardware ändern zu müssen. Ein großes Anwendungsgebiet ist die Erstellung von Prototypen in der [[Anwendungsspezifische integrierte Schaltung\|ASIC]]-Entwicklung zum vorherigen Test sowie auch der Bereich Maintenance bzw. [[Obsoleszenzmanagement]], in dem es darum geht, Ersatz für alte, nicht mehr lieferbare digitale Bausteine oder [[Mikrocontroller]] vorzuhalten.

Aka: /* Mikroprozessoren */ Abkürzung korrigiert

2025-05-08T19:09:01Z

Mikroprozessoren: Abkürzung korrigiert

← Nächstältere Version		Version vom 8. Mai 2025, 20:09 Uhr
Zeile 121:		Zeile 121:
	Mikroprozessorbausteine beinhalten neben dem eigentlichen Prozessorwerk in der Regel eine feste Peripherie, die direkt genutzt werden kann, und für viele Standardanwendungen ausreichend ist.		Mikroprozessorbausteine beinhalten neben dem eigentlichen Prozessorwerk in der Regel eine feste Peripherie, die direkt genutzt werden kann, und für viele Standardanwendungen ausreichend ist.

	Ältere Prozessoren (wie der wie zum Beispiel der Intel i7-3930K aus dem Jahr 2011) mit [[SIMD]]-Befehlen verarbeiten bis zu 192 einfach genaue 32-bit-[[Gleitkomma]]befehle parallel (96 Additionen + 96 Multiplikationen), was einem theretischen Durchsatz von 300 GFlops entspricht. Aktuelle Prozessoren (wie z.B. der AMD EPYC 9655P) liefern bis zu 16.000 GFlops, aktuelle Graphikkarten (NVidia RTX PRo 600) bis zu 126.000 TFlops.		Ältere Prozessoren (wie der wie zum Beispiel der Intel i7-3930K aus dem Jahr 2011) mit [[SIMD]]-Befehlen verarbeiten bis zu 192 einfach genaue 32-bit-[[Gleitkomma]]befehle parallel (96 Additionen + 96 Multiplikationen), was einem theretischen Durchsatz von 300 GFlops entspricht. Aktuelle Prozessoren (wie z. B. der AMD EPYC 9655P) liefern bis zu 16.000 GFlops, aktuelle Graphikkarten (NVidia RTX PRo 600) bis zu 126.000 TFlops.
	Aktuelle FPGAs können mit Taktfrequenzen von 500 MHz zehntausende Festkommaadditionen (bis 48 bit) und tausende Festkommamultiplikationen (bis 18 × 25 bit) zur gleichen Zeit ausführen. Damit ist für Aufgaben, die sich mit Festkommaarithmetik bearbeiten lassen, eine um den Faktor 2 bis 3 höhere Verarbeitungsleistung möglich, bei deutlich geringerer Leistungsaufnahme.		Aktuelle FPGAs können mit Taktfrequenzen von 500 MHz zehntausende Festkommaadditionen (bis 48 bit) und tausende Festkommamultiplikationen (bis 18 × 25 bit) zur gleichen Zeit ausführen. Damit ist für Aufgaben, die sich mit Festkommaarithmetik bearbeiten lassen, eine um den Faktor 2 bis 3 höhere Verarbeitungsleistung möglich, bei deutlich geringerer Leistungsaufnahme.

Frank Klemm: /* Mikroprozessoren */

2025-05-08T13:29:15Z

Mikroprozessoren

← Nächstältere Version		Version vom 8. Mai 2025, 14:29 Uhr
Zeile 121:		Zeile 121:
	Mikroprozessorbausteine beinhalten neben dem eigentlichen Prozessorwerk in der Regel eine feste Peripherie, die direkt genutzt werden kann, und für viele Standardanwendungen ausreichend ist.		Mikroprozessorbausteine beinhalten neben dem eigentlichen Prozessorwerk in der Regel eine feste Peripherie, die direkt genutzt werden kann, und für viele Standardanwendungen ausreichend ist.

	~~Moderne~~ Prozessoren ~~mit~~ ~~[[SIMD]]-Befehlen~~ wie zum Beispiel der Intel i7-3930K verarbeiten bis zu 96 [[Gleitkomma]]befehle parallel (48 Additionen + 48 Multiplikationen),		Ältere Prozessoren (wie der wie zum Beispiel der Intel i7-3930K aus dem Jahr 2011) mit [[SIMD]]-Befehlen verarbeiten bis zu 192 einfach genaue 32-bit-[[Gleitkomma]]befehle parallel (96 Additionen + 96 Multiplikationen), was einem theretischen Durchsatz von 300 GFlops entspricht. Aktuelle Prozessoren (wie z.B. der AMD EPYC 9655P) liefern bis zu 16.000 GFlops, aktuelle Graphikkarten (NVidia RTX PRo 600) bis zu 126.000 TFlops.
		⚫	Aktuelle FPGAs können mit Taktfrequenzen von 500 MHz zehntausende Festkommaadditionen (bis 48 bit) und tausende Festkommamultiplikationen (bis 18 × 25 bit) zur gleichen Zeit ausführen. Damit ist für Aufgaben, die sich mit Festkommaarithmetik bearbeiten lassen, eine um den Faktor 2 bis 3 höhere Verarbeitungsleistung möglich, bei deutlich geringerer Leistungsaufnahme.
	der erreichbare Durchsatz liegt mit 3,2 GHz bei theoretisch etwa 300 [[Floating Point Operations Per Second\|GFlops]], von denen 250 GFlops bei praxisrelevanten Aufgaben erreichbar sind.
⚫	Aktuelle FPGAs können mit Taktfrequenzen von 500 MHz zehntausende Festkommaadditionen (bis 48 bit) und tausende Festkommamultiplikationen (bis ~~18×25~~ bit) zur gleichen Zeit ausführen. Damit ist für Aufgaben, die sich mit Festkommaarithmetik bearbeiten lassen, eine um den Faktor 2 bis 3 höhere Verarbeitungsleistung möglich, bei deutlich geringerer Leistungsaufnahme.

	=== Vor- und Nachteile im Vergleich zu anwendungsspezifischen integrierten Schaltungen (ASIC) ===		=== Vor- und Nachteile im Vergleich zu anwendungsspezifischen integrierten Schaltungen (ASIC) ===

Knowledge2need: form mit AWB

2025-03-06T19:09:44Z

form mit AWB

Crazy1880: linkfix

2025-01-30T09:08:19Z

linkfix

← Nächstältere Version		Version vom 30. Januar 2025, 10:08 Uhr
Zeile 78:		Zeile 78:
	Ausgehend von einer verifizierten Logikschaltung erfolgt dann ein Umsetzen der Netzliste für das konkrete FPGA, wobei auch externe Funktionsblöcke, die von Drittanbietern angeboten werden und bisher nur als black box existierten, eingefügt werden. Ebenso können bei diesem Schritt Teilschaltungen, die zum Testen des FPGAs gedacht sind, wie integrierte Logic Analyzer, hinzugefügt werden. Ein sogenanntes [[Synthese (Elektrotechnik)\|Synthesewerkzeug]] führt dazu diese Beschreibung wie ein Programm aus und erstellt in mehreren Schritten für den gewünschten Baustein eine spezifische [[Netzliste]] unter Nutzung der in diesem Baustein verfügbaren Ressourcen.		Ausgehend von einer verifizierten Logikschaltung erfolgt dann ein Umsetzen der Netzliste für das konkrete FPGA, wobei auch externe Funktionsblöcke, die von Drittanbietern angeboten werden und bisher nur als black box existierten, eingefügt werden. Ebenso können bei diesem Schritt Teilschaltungen, die zum Testen des FPGAs gedacht sind, wie integrierte Logic Analyzer, hinzugefügt werden. Ein sogenanntes [[Synthese (Elektrotechnik)\|Synthesewerkzeug]] führt dazu diese Beschreibung wie ein Programm aus und erstellt in mehreren Schritten für den gewünschten Baustein eine spezifische [[Netzliste]] unter Nutzung der in diesem Baustein verfügbaren Ressourcen.

	Unter Anwendung weiterer Randbedingungen wie Platzierungsanweisungen und Zeitvorgaben, erfolgt dann letztlich das Verteilen der Funktionsblöcke für den konkreten FPGA. Nach diesem Schritt können konkrete Annahmen über das Laufzeitverhalten gemacht werden ([[~~Statische Timing-Analyse\|~~statische Timing-Analyse]]) und so die Einhaltung zeitlicher Anforderungen, insbesondere der Setz- und Haltezeiten ({{enS\|setup time}} und {{enS\|hold time}}), überprüft werden. Zeigt die Analyse Abweichungen ({{enS\|timing violations}}), muss die Hardwarebeschreibung geändert und das Design neu synthetisiert werden, unter Umständen mehrmals. Danach folgt das Umsetzen in eine Binärdatei ({{enS\|programming file}}) zum Konfigurieren des FPGAs. Sofern vorgesehen, wird in einem weiteren Schritt eine Binärdatei zum Beladen des Flash-Speichers erzeugt.		Unter Anwendung weiterer Randbedingungen wie Platzierungsanweisungen und Zeitvorgaben, erfolgt dann letztlich das Verteilen der Funktionsblöcke für den konkreten FPGA. Nach diesem Schritt können konkrete Annahmen über das Laufzeitverhalten gemacht werden ([[statische Timing-Analyse]]) und so die Einhaltung zeitlicher Anforderungen, insbesondere der Setz- und Haltezeiten ({{enS\|setup time}} und {{enS\|hold time}}), überprüft werden. Zeigt die Analyse Abweichungen ({{enS\|timing violations}}), muss die Hardwarebeschreibung geändert und das Design neu synthetisiert werden, unter Umständen mehrmals. Danach folgt das Umsetzen in eine Binärdatei ({{enS\|programming file}}) zum Konfigurieren des FPGAs. Sofern vorgesehen, wird in einem weiteren Schritt eine Binärdatei zum Beladen des Flash-Speichers erzeugt.

	== Anwendungsbeispiele ==		== Anwendungsbeispiele ==
Zeile 102:		Zeile 102:
	Ein besonders auf FPGA-Entwicklungsysteme zugeschnittener Tochterkartenstandard ist die [[FPGA Mezzanine Card]].		Ein besonders auf FPGA-Entwicklungsysteme zugeschnittener Tochterkartenstandard ist die [[FPGA Mezzanine Card]].

	FPGAs kommen auch beim [[Mining Rig\|Krypto-Mining]] zum Einsatz. Dabei werden Kryptowährungen wie beispielsweise [[Bitcoin]], [[Litecoin]], [[Ethereum]] oder [[Monero]] „geschürft“.<ref name="wallstre-371526">{{Internetquelle\|autor=Business Wire (dt.) \|url=https://www.wallstreet-online.de/nachricht/12371526-bithull-ueberholt-asic-markt-fpga-minern/all \|titel=BitHull überholt den ASIC-Markt mit neuen FPGA-Minern \|werk=wallstreet-online.de \|datum=2020-04-03 \|abruf=2020-10-13}}</ref>		FPGAs kommen auch beim [[Mining Rig\|Krypto-Mining]] zum Einsatz. Dabei werden Kryptowährungen wie beispielsweise [[Bitcoin]], [[Litecoin]], [[Ethereum]] oder [[Monero]] „geschürft“.<ref name="wallstre-371526">{{Internetquelle \|autor=Business Wire (dt.) \|url=https://www.wallstreet-online.de/nachricht/12371526-bithull-ueberholt-asic-markt-fpga-minern/all \|titel=BitHull überholt den ASIC-Markt mit neuen FPGA-Minern \|werk=wallstreet-online.de \|datum=2020-04-03 \|abruf=2020-10-13}}</ref>

	Die Hardwareplattform MiSTer benutzt FPGAs, um eine große Anzahl an älteren Computern, Spielkonsolen und Arcade-Automaten zu simulieren.		Die Hardwareplattform MiSTer benutzt FPGAs, um eine große Anzahl an älteren Computern, Spielkonsolen und Arcade-Automaten zu simulieren.
Zeile 184:		Zeile 184:
	\|datum=2006-06-13		\|datum=2006-06-13
	\|sprache=en		\|sprache=en
		⚫	\|offline=1
	\|archiv-url=https://web.archive.org/web/20070613231921/http://filebox.vt.edu/users/tmagin/history.htm		\|archiv-url=https://web.archive.org/web/20070613231921/http://filebox.vt.edu/users/tmagin/history.htm
	\|archiv-datum=2007-06-13		\|archiv-datum=2007-06-13
⚫	\|offline=1
	\|abruf=2013-07-11}}		\|abruf=2013-07-11}}
	</ref>		</ref>
Zeile 205:		Zeile 205:
	\|url=http://www.invent.org/hall_of_fame/393.html		\|url=http://www.invent.org/hall_of_fame/393.html
	\|titel=National Inventors Hall of Fame, Ross Freeman		\|titel=National Inventors Hall of Fame, Ross Freeman
		⚫	\|offline=1
	\|archiv-url=https://web.archive.org/web/20120925200312/http://www.invent.org/hall_of_fame/393.html		\|archiv-url=https://web.archive.org/web/20120925200312/http://www.invent.org/hall_of_fame/393.html
	\|archiv-datum=2012-09-25		\|archiv-datum=2012-09-25
⚫	\|offline=1
	\|abruf=2013-07-11}}		\|abruf=2013-07-11}}
	</ref>		</ref>

← Nächstältere Version		Version vom 30. Juni 2025, 19:34 Uhr
Zeile 25:		Zeile 25:
	Weitere oft vorzufindende Elemente von FPGA sind:		Weitere oft vorzufindende Elemente von FPGA sind:
	* ''Eingangs-/Ausgangs-Blöcke'' (englisch ''IO-Blocks'' oder ''IOB'') dienen der Kommunikation mit der Außenwelt. Über sie werden die externen Anschlüsse des FPGA mit der internen Schaltmatrix verbunden. Sie können an die jeweilige Anwendung angepasst werden, z. B. kann die Ausgangsspannung für den jeweiligen Standard eingestellt werden ([[Transistor-Transistor-Logik\|TTL]]/[[Complementary metal-oxide-semiconductor\|CMOS]] usw.). Spezielle IOB-Blöcke mit integrierten Serializern gestatten die Anbindung an Hochgeschwindigkeits-Busse und [[Double Data Rate\|Double-Data-Rate]]-(DDR)-Schnittstellen.		* ''Eingangs-/Ausgangs-Blöcke'' (englisch ''IO-Blocks'' oder ''IOB'') dienen der Kommunikation mit der Außenwelt. Über sie werden die externen Anschlüsse des FPGA mit der internen Schaltmatrix verbunden. Sie können an die jeweilige Anwendung angepasst werden, z. B. kann die Ausgangsspannung für den jeweiligen Standard eingestellt werden ([[Transistor-Transistor-Logik\|TTL]]/[[Complementary metal-oxide-semiconductor\|CMOS]] usw.). Spezielle IOB-Blöcke mit integrierten Serializern gestatten die Anbindung an Hochgeschwindigkeits-Busse und [[Double Data Rate\|Double-Data-Rate]]-(DDR)-Schnittstellen.
	* Ein oder mehrere ''Taktgeneratoren'' erzeugen, ausgehend von an den Eingängen zur Verfügung gestellten [[Taktsignal]]en, alle für die Anwendung benötigten internen Taktsignale. Diese können gegenüber den Eingangstaktsignalen in der Phase verschoben sein und besitzen eine von dem jeweiligen Eingangstaktsignal abgeleitete Frequenz. ''Taktverstärker'' sowie eine entsprechende Verschaltung sorgen dafür, dass jedes verwendete Taktsignal überall im Chip synchron zur Verfügung steht. Moderne FPGAs besitzen typischerweise mehrere [[Phase-locked loop~~\|Phase-locked loops~~ (PLL)]], mit denen sich rational gebrochene Taktfrequenzteilungen/-vervielfachungen erzeugen lassen. Den gleichen Zweck erfüllen [[Delay-Locked Loop\|Delay-locked loops (DLL)]] und digital frequency synthesizer (DFS), die manche FPGA-Hersteller gegenüber der PLL bereitstellen.		* Ein oder mehrere ''Taktgeneratoren'' erzeugen, ausgehend von an den Eingängen zur Verfügung gestellten [[Taktsignal]]en, alle für die Anwendung benötigten internen Taktsignale. Diese können gegenüber den Eingangstaktsignalen in der Phase verschoben sein und besitzen eine von dem jeweiligen Eingangstaktsignal abgeleitete Frequenz. ''Taktverstärker'' sowie eine entsprechende Verschaltung sorgen dafür, dass jedes verwendete Taktsignal überall im Chip synchron zur Verfügung steht. Moderne FPGAs besitzen typischerweise mehrere [[Phase-locked loop]]s (PLL), mit denen sich rational gebrochene Taktfrequenzteilungen/-vervielfachungen erzeugen lassen. Den gleichen Zweck erfüllen [[Delay-Locked Loop\|Delay-locked loops (DLL)]] und digital frequency synthesizer (DFS), die manche FPGA-Hersteller gegenüber der PLL bereitstellen.
	* In vielen FPGAs sind zusätzliche festverdrahtete Funktionen enthalten, wie z. B. Speicherblöcke (sog. ''Block [[Random-Access Memory\|RAM]]''), die sich in vielfältiger Weise nutzen lassen.		* In vielen FPGAs sind zusätzliche festverdrahtete Funktionen enthalten, wie z. B. Speicherblöcke (sog. ''Block [[Random-Access Memory\|RAM]]''), die sich in vielfältiger Weise nutzen lassen.
	* Für Aufgaben der [[Digitale Signalverarbeitung\|digitalen Signalverarbeitung]] sind viele FPGAs zusätzlich zu den normalen Logikzellen mit DSP-Blöcken ausgestattet.<ref name="XilinxDSP">[https://www.xilinx.com/support/documentation/user_guides/ug479_7Series_DSP48E1.pdf Xilinx User Guide: ''7 Series DSP48E1 Slice''] (PDF, abgerufen am 10. Oktober 2020)</ref><ref name="AlteraDSP">[https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/wp/wp-01131-stxv-dsp-architecture.pdf Altera Whitepaper: ''Enabling High-Performance DSP Applications with Stratix Variable-Precision DSP Blocks''] (PDF, abgerufen am 10. Oktober 2020)</ref> Diese erlauben, neben der schnellen Multiplikation zweier Zahlen, auch die Verwendung als [[Multiply-Accumulate]]-Blöcke, wie sie insbesondere für [[Digitales Filter\|digitale Filter]] und andere [[Faltung (Mathematik)\|Faltungsoperationen]] benötigt werden. Dies ist häufig effizienter, als die zugrundeliegende Funktion aus den universellen Logik-Ressourcen des FPGA zu synthetisieren.		* Für Aufgaben der [[Digitale Signalverarbeitung\|digitalen Signalverarbeitung]] sind viele FPGAs zusätzlich zu den normalen Logikzellen mit DSP-Blöcken ausgestattet.<ref name="XilinxDSP">[https://www.xilinx.com/support/documentation/user_guides/ug479_7Series_DSP48E1.pdf Xilinx User Guide: ''7 Series DSP48E1 Slice''] (PDF, abgerufen am 10. Oktober 2020)</ref><ref name="AlteraDSP">[https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/wp/wp-01131-stxv-dsp-architecture.pdf Altera Whitepaper: ''Enabling High-Performance DSP Applications with Stratix Variable-Precision DSP Blocks''] (PDF, abgerufen am 10. Oktober 2020)</ref> Diese erlauben, neben der schnellen Multiplikation zweier Zahlen, auch die Verwendung als [[Multiply-Accumulate]]-Blöcke, wie sie insbesondere für [[Digitales Filter\|digitale Filter]] und andere [[Faltung (Mathematik)\|Faltungsoperationen]] benötigt werden. Dies ist häufig effizienter, als die zugrundeliegende Funktion aus den universellen Logik-Ressourcen des FPGA zu synthetisieren.
Zeile 61:		Zeile 61:
	Die im FPGA erforderlichen Ablaufsteuerungen lassen sich durch [[Endlicher Automat\|endliche Automaten]] darstellen. Der beschreibende Code wird entweder als HDL eingegeben oder ebenfalls mit einem grafischen Entwurfswerkzeug in einem Zwischenschritt automatisch erzeugt.		Die im FPGA erforderlichen Ablaufsteuerungen lassen sich durch [[Endlicher Automat\|endliche Automaten]] darstellen. Der beschreibende Code wird entweder als HDL eingegeben oder ebenfalls mit einem grafischen Entwurfswerkzeug in einem Zwischenschritt automatisch erzeugt.

	Darüber hinaus lassen sich mit herstellerunabhängigen grafischen Programmiersystemen wie [[LabVIEW]], [[Matlab~~\|Matlab~~/Simulink]] oder dem kostenfreien [[Logiflash]]<ref>{{Internetquelle \|autor=Damm, Klauer, Waldschmidt \|url=https://tiweb.hsu-hh.de/LogiFlash \|titel=LogiFlash \|hrsg=Goethe-Universität Frankfurt am Main \|datum=2018 \|abruf=2020-07-21}}</ref> Schaltungsmodule und Abläufe für einen FPGA automatisch erstellen.		Darüber hinaus lassen sich mit herstellerunabhängigen grafischen Programmiersystemen wie [[LabVIEW]], [[Matlab]]/[[Simulink]] oder dem kostenfreien [[Logiflash]]<ref>{{Internetquelle \|autor=Damm, Klauer, Waldschmidt \|url=https://tiweb.hsu-hh.de/LogiFlash \|titel=LogiFlash \|hrsg=Goethe-Universität Frankfurt am Main \|datum=2018 \|abruf=2020-07-21}}</ref> Schaltungsmodule und Abläufe für einen FPGA automatisch erstellen.

	In den letzten Jahren versuchten mehrere Projekte, Hardwareimplementierungen für [[Anwendungsspezifische integrierte Schaltung\|ASICs]], FPGAs und [[Complex Programmable Logic Device\|CPLDs]] mit der [[C (Programmiersprache)\|Programmiersprache C]] (HardwareC, HandelC, BachC) zu beschreiben. Aktuelle Ansätze bauen direkt auf den weit verbreiteten Standardsprachen ANSI C bzw. [[C++]] oder [[Python (Programmiersprache)\|Python]] (mit [[MyHDL]]<ref>{{Internetquelle \|url=http://www.myhdl.org/ \|titel=MyHDL - open source HDL \|hrsg=MYHDL.ORG \|datum=2020 \|sprache=en \|abruf=2020-07-21}}</ref>) auf. Für [[SystemC]] existieren keine Synthesetools, der praktische Nutzen für konkrete FPGA-Entwicklungen liegt bei der abstrakten Verhaltensmodellierung und deutlich beschleunigten Systemsimulationen, weshalb es dort zum weitverbreiteten Industriestandard avanciert ist. Es gibt auch [[High-Level Synthese\|High-Level-Synthese]]-Werkzeuge, um aus Hochsprachen (C/C++, MATLAB, [[Java (Programmiersprache)\|Java]], [[Python (Programmiersprache)\|Python]], [[Unified Modeling Language\|UML]]) einen Entwurf auf [[Registertransferebene]] ([[Very High Speed Integrated Circuit Hardware Description Language\|VHDL]], [[Verilog]]) zu erzeugen. Beispiele sind [[Catapult C Synthesis]] von [[Mentor Graphics]], [[CoDeveloper]] von [[Impulse Accelerated Technologies]], [[Cynthesizer]] von [[Forte Design Systems]] oder das oben erwähnte freie MyHDL.		In den letzten Jahren versuchten mehrere Projekte, Hardwareimplementierungen für [[Anwendungsspezifische integrierte Schaltung\|ASICs]], FPGAs und [[Complex Programmable Logic Device\|CPLDs]] mit der [[C (Programmiersprache)\|Programmiersprache C]] (HardwareC, HandelC, BachC) zu beschreiben. Aktuelle Ansätze bauen direkt auf den weit verbreiteten Standardsprachen ANSI C bzw. [[C++]] oder [[Python (Programmiersprache)\|Python]] (mit [[MyHDL]]<ref>{{Internetquelle \|url=http://www.myhdl.org/ \|titel=MyHDL - open source HDL \|hrsg=MYHDL.ORG \|datum=2020 \|sprache=en \|abruf=2020-07-21}}</ref>) auf. Für [[SystemC]] existieren keine Synthesetools, der praktische Nutzen für konkrete FPGA-Entwicklungen liegt bei der abstrakten Verhaltensmodellierung und deutlich beschleunigten Systemsimulationen, weshalb es dort zum weitverbreiteten Industriestandard avanciert ist. Es gibt auch [[High-Level Synthese\|High-Level-Synthese]]-Werkzeuge, um aus Hochsprachen (C/C++, MATLAB, [[Java (Programmiersprache)\|Java]], [[Python (Programmiersprache)\|Python]], [[Unified Modeling Language\|UML]]) einen Entwurf auf [[Registertransferebene]] ([[Very High Speed Integrated Circuit Hardware Description Language\|VHDL]], [[Verilog]]) zu erzeugen. Beispiele sind [[Catapult C Synthesis]] von [[Mentor Graphics]], [[CoDeveloper]] von [[Impulse Accelerated Technologies]], [[Cynthesizer]] von [[Forte Design Systems]] oder das oben erwähnte freie MyHDL.
Zeile 87:		Zeile 87:
	Besonders in Bereichen, in denen Algorithmen bzw. Protokolle einer schnellen Weiterentwicklung unterliegen, ist die Verwendung rekonfigurierbarer FPGAs statt ASICs angebracht. Die Vorteile sind schnelle Marktreife, die Möglichkeit nachfolgender Fehlerbehebungen, Anpassung an neue Entwicklungen.		Besonders in Bereichen, in denen Algorithmen bzw. Protokolle einer schnellen Weiterentwicklung unterliegen, ist die Verwendung rekonfigurierbarer FPGAs statt ASICs angebracht. Die Vorteile sind schnelle Marktreife, die Möglichkeit nachfolgender Fehlerbehebungen, Anpassung an neue Entwicklungen.

	Für einige Klassen von Rechenproblemen sind auch FPGA-basierte Parallelcomputer sehr geeignet. Das wahrscheinlich bekannteste Beispiel sind FPGA-Rechner zum Brechen kryptographischer Verfahren, wie dem [[Data Encryption Standard]] (DES). Der aus 120 FPGAs bestehende Parallelrechner [[Copacobana~~\|COPACOBANA~~]] ist ein solcher Parallelcomputer zum Codebrechen.		Für einige Klassen von Rechenproblemen sind auch FPGA-basierte Parallelcomputer sehr geeignet. Das wahrscheinlich bekannteste Beispiel sind FPGA-Rechner zum Brechen kryptographischer Verfahren, wie dem [[Data Encryption Standard]] (DES). Der aus 120 FPGAs bestehende Parallelrechner [[Copacobana]] ist ein solcher Parallelcomputer zum Codebrechen.

	Die inzwischen erreichbare Anzahl von Logikblöcken erlaubt die Integration mehrerer eingebetteter Computersysteme in einen einzigen FPGA-Baustein inklusive CPU(s), Bussystem(en), RAM, ROM, RAM-Controller, Peripherie-Controller etc. Solche kompletten Systeme werden als [[System-on-a-Chip]] (SoC) bezeichnet. Auf Grund ihrer Rekonfigurierbarkeit bilden die		Die inzwischen erreichbare Anzahl von Logikblöcken erlaubt die Integration mehrerer eingebetteter Computersysteme in einen einzigen FPGA-Baustein inklusive CPU(s), Bussystem(en), RAM, ROM, RAM-Controller, Peripherie-Controller etc. Solche kompletten Systeme werden als [[System-on-a-Chip]] (SoC) bezeichnet. Auf Grund ihrer Rekonfigurierbarkeit bilden die

← Nächstältere Version		Version vom 6. März 2025, 20:09 Uhr
Zeile 28:		Zeile 28:
	* In vielen FPGAs sind zusätzliche festverdrahtete Funktionen enthalten, wie z. B. Speicherblöcke (sog. ''Block [[Random-Access Memory\|RAM]]''), die sich in vielfältiger Weise nutzen lassen.		* In vielen FPGAs sind zusätzliche festverdrahtete Funktionen enthalten, wie z. B. Speicherblöcke (sog. ''Block [[Random-Access Memory\|RAM]]''), die sich in vielfältiger Weise nutzen lassen.
	* Für Aufgaben der [[Digitale Signalverarbeitung\|digitalen Signalverarbeitung]] sind viele FPGAs zusätzlich zu den normalen Logikzellen mit DSP-Blöcken ausgestattet.<ref name="XilinxDSP">[https://www.xilinx.com/support/documentation/user_guides/ug479_7Series_DSP48E1.pdf] Xilinx User Guide: ''7 Series DSP48E1 Slice'' (PDF, abgerufen am 10. Oktober 2020)</ref><ref name="AlteraDSP">[https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/wp/wp-01131-stxv-dsp-architecture.pdf] Altera Whitepaper: ''Enabling High-Performance DSP Applications with Stratix Variable-Precision DSP Blocks'' (PDF, abgerufen am 10. Oktober 2020)</ref> Diese erlauben, neben der schnellen Multiplikation zweier Zahlen, auch die Verwendung als [[Multiply-Accumulate]]-Blöcke, wie sie insbesondere für [[Digitales Filter\|digitale Filter]] und andere [[Faltung (Mathematik)\|Faltungsoperationen]] benötigt werden. Dies ist häufig effizienter, als die zugrundeliegende Funktion aus den universellen Logik-Ressourcen des FPGA zu synthetisieren.		* Für Aufgaben der [[Digitale Signalverarbeitung\|digitalen Signalverarbeitung]] sind viele FPGAs zusätzlich zu den normalen Logikzellen mit DSP-Blöcken ausgestattet.<ref name="XilinxDSP">[https://www.xilinx.com/support/documentation/user_guides/ug479_7Series_DSP48E1.pdf] Xilinx User Guide: ''7 Series DSP48E1 Slice'' (PDF, abgerufen am 10. Oktober 2020)</ref><ref name="AlteraDSP">[https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/wp/wp-01131-stxv-dsp-architecture.pdf] Altera Whitepaper: ''Enabling High-Performance DSP Applications with Stratix Variable-Precision DSP Blocks'' (PDF, abgerufen am 10. Oktober 2020)</ref> Diese erlauben, neben der schnellen Multiplikation zweier Zahlen, auch die Verwendung als [[Multiply-Accumulate]]-Blöcke, wie sie insbesondere für [[Digitales Filter\|digitale Filter]] und andere [[Faltung (Mathematik)\|Faltungsoperationen]] benötigt werden. Dies ist häufig effizienter, als die zugrundeliegende Funktion aus den universellen Logik-Ressourcen des FPGA zu synthetisieren.
	* FPGAs, die aufwändige Berechnungen vollziehen sollen, verfügen über mehrere integrierte [[Mikrocontroller]] in Form eines [[IP-Core\|Hard-Cores]], welcher z. B. mit einem C-Programm programmiert werden kann.		* FPGAs, die aufwändige Berechnungen vollziehen sollen, verfügen über mehrere integrierte [[Mikrocontroller]] in Form eines [[IP-Core\|Hard-Cores]], welcher z. B. mit einem C-Programm programmiert werden kann.
	* FPGAs, die besonders hohe Speicheranforderungen haben, besitzen mehrere integrierte DDR-Speichercontroller und neben dem FPGA im gleichen Gehäuse installierte DDR-SDRAM-Blöcke mit mehreren GB Speicherkapazität. Man nennt solche integrierten Schaltungen mit mehreren Chips in einem Gehäuse auch [[Die (Halbleitertechnik)\|Multi-Die]].		* FPGAs, die besonders hohe Speicheranforderungen haben, besitzen mehrere integrierte DDR-Speichercontroller und neben dem FPGA im gleichen Gehäuse installierte DDR-SDRAM-Blöcke mit mehreren GB Speicherkapazität. Man nennt solche integrierten Schaltungen mit mehreren Chips in einem Gehäuse auch [[Die (Halbleitertechnik)\|Multi-Die]].
	* Durch weiteres Hinzufügen von komplexen Funktionsblöcken wie [[Ethernet]]schnittstellen, [[Universal Serial Bus\|USB]]-Controllern und DDR-Speichercontrollern entstehen [[System-on-a-Chip\|System-on-a-Chip-Systeme]] (SoCs), die den Aufbau vollständiger computerähnlicher Systeme ermöglichen. Die darin verwendeten unveränderlichen Schaltungen belegen sehr viel weniger Chipfläche, als die gleiche Funktion benötigt, wenn sie mit frei konfigurierbaren Logikblöcken realisiert wird. Sie sind auch erheblich stromsparender und um ein Mehrfaches schneller.		* Durch weiteres Hinzufügen von komplexen Funktionsblöcken wie [[Ethernet]]schnittstellen, [[Universal Serial Bus\|USB]]-Controllern und DDR-Speichercontrollern entstehen [[System-on-a-Chip\|System-on-a-Chip-Systeme]] (SoCs), die den Aufbau vollständiger computerähnlicher Systeme ermöglichen. Die darin verwendeten unveränderlichen Schaltungen belegen sehr viel weniger Chipfläche, als die gleiche Funktion benötigt, wenn sie mit frei konfigurierbaren Logikblöcken realisiert wird. Sie sind auch erheblich stromsparender und um ein Mehrfaches schneller.
Zeile 122:		Zeile 122:

	Moderne Prozessoren mit [[SIMD]]-Befehlen wie zum Beispiel der Intel i7-3930K verarbeiten bis zu 96 [[Gleitkomma]]befehle parallel (48 Additionen + 48 Multiplikationen),		Moderne Prozessoren mit [[SIMD]]-Befehlen wie zum Beispiel der Intel i7-3930K verarbeiten bis zu 96 [[Gleitkomma]]befehle parallel (48 Additionen + 48 Multiplikationen),
	der erreichbare Durchsatz liegt mit 3,2 GHz bei theoretisch etwa 300 [[Floating Point Operations Per Second\|GFlops]], von denen 250 GFlops bei praxisrelevanten Aufgaben erreichbar sind.		der erreichbare Durchsatz liegt mit 3,2 GHz bei theoretisch etwa 300 [[Floating Point Operations Per Second\|GFlops]], von denen 250 GFlops bei praxisrelevanten Aufgaben erreichbar sind.
	Aktuelle FPGAs können mit Taktfrequenzen von 500 MHz zehntausende Festkommaadditionen (bis 48 bit) und tausende Festkommamultiplikationen (bis 18×25 bit) zur gleichen Zeit ausführen. Damit ist für Aufgaben, die sich mit Festkommaarithmetik bearbeiten lassen, eine um den Faktor 2 bis 3 höhere Verarbeitungsleistung möglich, bei deutlich geringerer Leistungsaufnahme.		Aktuelle FPGAs können mit Taktfrequenzen von 500 MHz zehntausende Festkommaadditionen (bis 48 bit) und tausende Festkommamultiplikationen (bis 18×25 bit) zur gleichen Zeit ausführen. Damit ist für Aufgaben, die sich mit Festkommaarithmetik bearbeiten lassen, eine um den Faktor 2 bis 3 höhere Verarbeitungsleistung möglich, bei deutlich geringerer Leistungsaufnahme.

	=== Vor- und Nachteile im Vergleich zu anwendungsspezifischen integrierten Schaltungen (ASIC) ===		=== Vor- und Nachteile im Vergleich zu anwendungsspezifischen integrierten Schaltungen (ASIC) ===
Zeile 148:		Zeile 148:
	== Hersteller von FPGAs ==		== Hersteller von FPGAs ==
	* Aeroflex – Strahlungsresistente FPGAs		* Aeroflex – Strahlungsresistente FPGAs
	* Achronix Semiconductor – Sehr schnelle FPGAs (bis 1,5 GHz) in 22 nm		* Achronix Semiconductor – Sehr schnelle FPGAs (bis 1,5 GHz) in 22 nm
	* Abound Logic – Stromsparende FPGAs mit hoher Logikdichte		* Abound Logic – Stromsparende FPGAs mit hoher Logikdichte
	* [[Altera]] ([[Intel]]) – seit 1983 FPGA-Produzent. Anbieter eines Migrationspfads vom FPGA MAX10, Cyclone, Arria, Agilex und Stratix bis zu strukturierten ASICs		* [[Altera]] ([[Intel]]) – seit 1983 FPGA-Produzent. Anbieter eines Migrationspfads vom FPGA MAX10, Cyclone, Arria, Agilex und Stratix bis zu strukturierten ASICs