Extended Data Output Random Access Memory - Versionsgeschichte

Aka: Tippfehler entfernt, Malzeichen, deutsch

2024-10-14T15:40:10Z

Tippfehler entfernt, Malzeichen, deutsch

← Nächstältere Version		Version vom 14. Oktober 2024, 17:40 Uhr
Zeile 1:		Zeile 1:
	{{Belege}}		{{Belege}}
	[[Datei:ROCKY-518HV - M.tec B7340C EDORAM SIMM-2400.jpg\|mini\|~~upright~~=1.4\|32 MB EDO-RAM-[[Single Inline Memory Module\|SIMM]]-PS/2-Module ohne ECC]]		[[Datei:ROCKY-518HV - M.tec B7340C EDORAM SIMM-2400.jpg\|mini\|hochkant=1.4\|32 MB EDO-RAM-[[Single Inline Memory Module\|SIMM]]-PS/2-Module ohne ECC]]
	[[Datei:MiroHISCORE 3D 12x Mosel Vitelic V53C16258HK35.jpg\|mini\|hochkant=0.98\|12 EDO-RAM-ICs mit 256K×16 von Mosel Vitelic auf einer [[3dfx Voodoo Graphics\|3dfx Voodoo Graphics]]. Insgesamt ergeben diese 6 MB Speicher (4 MB Textur-, 2 MB Bildspeicher). Maximale theoretische mögliche Burstgeschwindigkeit ist 18 ns/55 MHz, betrieben wurde der RAM mit 50 MHz.<ref>[https://www.alldatasheet.com/html-pdf/2384/MOSEL/V53C16258HK35/108/1/V53C16258HK35.html V53C16258HK35 Datasheet]</ref><ref>[http://tdfx.de/ger/hiscore_3d.shtml Miro Hiscore 3D]</ref>]]		[[Datei:MiroHISCORE 3D 12x Mosel Vitelic V53C16258HK35.jpg\|mini\|hochkant=0.98\|12 EDO-RAM-ICs mit 256K×16 von Mosel Vitelic auf einer [[3dfx Voodoo Graphics\|3dfx Voodoo Graphics]]. Insgesamt ergeben diese 6 MB Speicher (4 MB Textur-, 2 MB Bildspeicher). Maximale theoretische mögliche Burstgeschwindigkeit ist 18 ns/55 MHz, betrieben wurde der RAM mit 50 MHz.<ref>[https://www.alldatasheet.com/html-pdf/2384/MOSEL/V53C16258HK35/108/1/V53C16258HK35.html V53C16258HK35 Datasheet]</ref><ref>[http://tdfx.de/ger/hiscore_3d.shtml Miro Hiscore 3D]</ref>]]
	Der '''EDO-RAM''' ('''E'''xtended '''D'''ata '''O'''utput '''[[Random-Access Memory\|RAM]]''', auch als ''Hyper Page Mode'' RAM bezeichnet) ist ein [[Halbleiterspeicher]]. Er gehört zur Gruppe der [[Dynamic Random Access Memory\|DRAMs]] und stellt eine geringfügige Weiterentwicklung des '''FPM-RAM''' ('''F'''ast '''P'''age '''M'''ode '''RAM''') dar. Aufgrund seiner etwas erhöhten [[Datentransferrate]] begann er diesen etwa ab 1996 abzulösen.		Der '''EDO-RAM''' ('''E'''xtended '''D'''ata '''O'''utput '''[[Random-Access Memory\|RAM]]''', auch als ''Hyper Page Mode'' RAM bezeichnet) ist ein [[Halbleiterspeicher]]. Er gehört zur Gruppe der [[Dynamic Random Access Memory\|DRAMs]] und stellt eine geringfügige Weiterentwicklung des '''FPM-RAM''' ('''F'''ast '''P'''age '''M'''ode '''RAM''') dar. Aufgrund seiner etwas erhöhten [[Datentransferrate]] begann er diesen etwa ab 1996 abzulösen.
Zeile 13:		Zeile 13:
	Beim neueren EDO-RAM wird hingegen die steigende Flanke der CAS-Steuerleitung ignoriert. Die Datentreiber bleiben aktiv, und die zuvor ausgelesene Dateninformation bleibt an den externen Datenausgängen solange bestehen, bis sie durch eine neue Information ersetzt wird (vgl. Diagramm zum [[#Timing-Diagramme ausgewählter Kommandos (vereinfachte Darstellung)\|EDO-Modus]]).		Beim neueren EDO-RAM wird hingegen die steigende Flanke der CAS-Steuerleitung ignoriert. Die Datentreiber bleiben aktiv, und die zuvor ausgelesene Dateninformation bleibt an den externen Datenausgängen solange bestehen, bis sie durch eine neue Information ersetzt wird (vgl. Diagramm zum [[#Timing-Diagramme ausgewählter Kommandos (vereinfachte Darstellung)\|EDO-Modus]]).

	Da sowohl der Intel 80486 wie der Pentium immer mindestens 4 Zugriffe auf die gleiche Seite ausführten (die Größe einer Cache-Line ist jeweils 4x so groß wie die Busbreite), profitierten mindestens 75 % aller Lesezugriffe und Writeback-Schreibzugriffe vom Pagemode.		Da sowohl der Intel 80486 wie der Pentium immer mindestens 4 Zugriffe auf die gleiche Seite ausführten (die Größe einer Cache-Line ist jeweils 4× so groß wie die Busbreite), profitierten mindestens 75 % aller Lesezugriffe und Writeback-Schreibzugriffe vom Pagemode.
	Durch diese Modifikation des Protokolls kommt es zu einer Erhöhung der Datentransferrate, da Bursts schneller ausgeführt ~~weren~~ können.		Durch diese Modifikation des Protokolls kommt es zu einer Erhöhung der Datentransferrate, da Bursts schneller ausgeführt werden können.
	Üblich waren für Hauptspeicher mit 66 MHz Takt bei FPM-RAM x333-Bursts, für EDO-RAM x222-Bursts<ref>Mit SDR-SDRAM waren dann x111-Bursts möglich.</ref>, was zu 25 bis 30 % mehr Speicherbandbreite führt. Programme, die nicht aus dem L1- und L2-Cache bedient werden konnten, profitierten erheblich von EDO-RAM, andere weniger.		Üblich waren für Hauptspeicher mit 66 MHz Takt bei FPM-RAM x333-Bursts, für EDO-RAM x222-Bursts<ref>Mit SDR-SDRAM waren dann x111-Bursts möglich.</ref>, was zu 25 bis 30 % mehr Speicherbandbreite führt. Programme, die nicht aus dem L1- und L2-Cache bedient werden konnten, profitierten erheblich von EDO-RAM, andere weniger.
	Auf Grafikkarten stieg die Arbeitsfrequenz für den RAM von maximal 30 MHz auf 50 MHz bei gleichzeitig sehr langen x111...1111-Bursts (z. B. bei der 3dfx Voodoo, die damit knapp 800 MByte/s Speicherbandbreite nutzen konnte), was zu etwa 70 % mehr Speicherbandbreite führte.		Auf Grafikkarten stieg die Arbeitsfrequenz für den RAM von maximal 30 MHz auf 50 MHz bei gleichzeitig sehr langen x111...1111-Bursts (z. B. bei der 3dfx Voodoo, die damit knapp 800 MByte/s Speicherbandbreite nutzen konnte), was zu etwa 70 % mehr Speicherbandbreite führte.

2003:C3:6735:D00:98F6:4EF3:EA20:23D am 29. August 2024 um 18:59 Uhr

2024-08-29T18:59:59Z

← Nächstältere Version		Version vom 29. August 2024, 20:59 Uhr
Zeile 1:		Zeile 1:
	{{Belege}}		{{Belege}}
	[[Datei:ROCKY-518HV - M.tec B7340C EDORAM SIMM-2400.jpg\|mini\|EDO-RAM [[Single Inline Memory Module\|SIMM]]]]		[[Datei:ROCKY-518HV - M.tec B7340C EDORAM SIMM-2400.jpg\|mini\|upright=1.4\|32 MB EDO-RAM-[[Single Inline Memory Module\|SIMM]]-PS/2-Module ohne ECC]]
	[[Datei:MiroHISCORE 3D 12x Mosel Vitelic V53C16258HK35.jpg\|mini\|hochkant\|~~2× 512kB~~ EDO-RAM von Mosel Vitelic auf einer [[3dfx Voodoo Graphics]]]]		[[Datei:MiroHISCORE 3D 12x Mosel Vitelic V53C16258HK35.jpg\|mini\|hochkant=0.98\|12 EDO-RAM-ICs mit 256K×16 von Mosel Vitelic auf einer [[3dfx Voodoo Graphics\|3dfx Voodoo Graphics]]. Insgesamt ergeben diese 6 MB Speicher (4 MB Textur-, 2 MB Bildspeicher). Maximale theoretische mögliche Burstgeschwindigkeit ist 18 ns/55 MHz, betrieben wurde der RAM mit 50 MHz.<ref>[https://www.alldatasheet.com/html-pdf/2384/MOSEL/V53C16258HK35/108/1/V53C16258HK35.html V53C16258HK35 Datasheet]</ref><ref>[http://tdfx.de/ger/hiscore_3d.shtml Miro Hiscore 3D]</ref>]]
	Der '''EDO-RAM''' ('''E'''xtended '''D'''ata '''O'''utput '''[[Random-Access Memory\|RAM]]''', auch als ''Hyper Page Mode'' RAM bezeichnet) ist ein [[Halbleiterspeicher]]. Er gehört zur Gruppe der [[Dynamic Random Access Memory\|DRAMs]] und stellt eine geringfügige Weiterentwicklung des '''FPM-RAM''' ('''F'''ast '''P'''age '''M'''ode '''RAM''') dar. Aufgrund seiner etwas erhöhten [[Datentransferrate]] begann er diesen etwa ab 1996 abzulösen.		Der '''EDO-RAM''' ('''E'''xtended '''D'''ata '''O'''utput '''[[Random-Access Memory\|RAM]]''', auch als ''Hyper Page Mode'' RAM bezeichnet) ist ein [[Halbleiterspeicher]]. Er gehört zur Gruppe der [[Dynamic Random Access Memory\|DRAMs]] und stellt eine geringfügige Weiterentwicklung des '''FPM-RAM''' ('''F'''ast '''P'''age '''M'''ode '''RAM''') dar. Aufgrund seiner etwas erhöhten [[Datentransferrate]] begann er diesen etwa ab 1996 abzulösen.

Invisigoth67: form

2024-08-29T13:03:35Z

form

← Nächstältere Version		Version vom 29. August 2024, 15:03 Uhr
Zeile 45:		Zeile 45:
	{{commonscat\|EDO DRAM}}		{{commonscat\|EDO DRAM}}
	* [http://www.eastcomp.de/speicherfaq1.htm Ram-Speicher-FAQ: Fragen & Antworten zu RAMs]		* [http://www.eastcomp.de/speicherfaq1.htm Ram-Speicher-FAQ: Fragen & Antworten zu RAMs]

			== Einzelnachweise ==
			<references />

	[[Kategorie:Speichermodul]]		[[Kategorie:Speichermodul]]

2003:C3:6735:D00:98F6:4EF3:EA20:23D: /* Details */

2024-08-29T09:11:44Z

Details

← Nächstältere Version		Version vom 29. August 2024, 11:11 Uhr
Zeile 5:		Zeile 5:

	== Details ==		== Details ==
	Der Unterschied zwischen EDO- und FPM-RAM macht sich ~~nur beim sogenannten~~ Pagemode-Betrieb bemerkbar, bei dem mehrere Datenbits aus derselben Speicherseite (''Page'') ausgelesen werden. In diesem Fall haben alle die gleiche Zeilenadresse (''Row Address''), jedoch unterschiedliche Spaltenadressen (''Column Address''). Das Protokoll lässt sich – sowohl beim FPM-RAM als auch beim EDO-RAM – dadurch vereinfachen, dass man die Übermittlung der gleich gebliebenen Zeilenadresse weglassen kann. Für das Auslesen von Daten aus der Speicherseite ist nun nur noch die Übertragung der Spaltenadresse notwendig.		Der Unterschied zwischen EDO- und FPM-RAM macht sich im Pagemode-Betrieb bemerkbar, bei dem mehrere Datenbits aus derselben Speicherseite (''Page'') ausgelesen werden. In diesem Fall haben alle die gleiche Zeilenadresse (''Row Address''), jedoch unterschiedliche Spaltenadressen (''Column Address''). Das Protokoll lässt sich – sowohl beim FPM-RAM als auch beim EDO-RAM – dadurch vereinfachen, dass man die Übermittlung der gleich gebliebenen Zeilenadresse weglassen kann. Für das Auslesen von Daten aus der Speicherseite ist nun nur noch die Übertragung der Spaltenadresse notwendig.

	Die Gültigkeit der Spaltenadresse wird durch eine fallende Flanke (vgl. Diagramm zum [[#Timing-Diagramme ausgewählter Kommandos (vereinfachte Darstellung)\|Lesezugriff]]) am externen CAS-Steuereingang (''Column Address Strobe'') gekennzeichnet. Nach einer gewissen Verzögerung stellt das DRAM die neuen Daten an seinen Ausgängen bereit. Das EDO-RAM unterscheidet sich in einem kleinen Detail vom FPM-RAM. Obwohl die für Rechner-[[Hauptplatine]]n („Mainboards“) bestimmten FPM- und EDO-RAM-Speichermodule physikalisch in die gleichen Steckplätze passen, funktioniert EDO-RAM entweder gar nicht in Mainboards ohne EDO-Unterstützung oder wird wie FPM angesprochen. Umgekehrt können jedoch fast immer Mainboards mit EDO-Unterstützung auch mit FPM-RAM betrieben werden. EDO-RAM gibt es mit [[Zugriffszeit]]en von 70 ns, 60 ns und 50 ns. Auf Mainboards, die den [[Front Side Bus]] mit 66 MHz Takt betreiben, können EDO-RAM mit 70 ns Zugriffszeit Probleme verursachen. Die Versionen mit maximal 32 [[Byte\|MiB]] Kapazität haben die weiteste Verbreitung gefunden, wohingegen jene Versionen ab 64 MiB Kapazität sich gehäuft als inkompatibel zu den marktüblichen Mainboards erwiesen haben. Später gab es sogar Module mit 128 MiB, die aber wegen der damals schon vorhandenen Dominanz von [[Synchronous Dynamic Random Access Memory\|SDRAM]] nicht mehr in großen Stückzahlen verkauft wurden.		Die Gültigkeit der Spaltenadresse wird durch eine fallende Flanke (vgl. Diagramm zum [[#Timing-Diagramme ausgewählter Kommandos (vereinfachte Darstellung)\|Lesezugriff]]) am externen CAS-Steuereingang (''Column Address Strobe'') gekennzeichnet. Nach einer gewissen Verzögerung stellt das DRAM die neuen Daten an seinen Ausgängen bereit. Das EDO-RAM unterscheidet sich in einem kleinen Detail vom FPM-RAM. Obwohl die für Rechner-[[Hauptplatine]]n („Mainboards“) bestimmten FPM- und EDO-RAM-Speichermodule physikalisch in die gleichen Steckplätze passen, funktioniert EDO-RAM entweder gar nicht in Mainboards ohne EDO-Unterstützung oder wird wie FPM angesprochen. Umgekehrt können jedoch fast immer Mainboards mit EDO-Unterstützung auch mit FPM-RAM betrieben werden. EDO-RAM gibt es mit [[Zugriffszeit]]en von 70 ns, 60 ns und 50 ns. Auf Mainboards, die den [[Front Side Bus]] mit 66 MHz Takt betreiben, können EDO-RAM mit 70 ns Zugriffszeit Probleme verursachen. Die Versionen mit maximal 32 [[Byte\|MiB]] Kapazität haben die weiteste Verbreitung gefunden, wohingegen jene Versionen ab 64 MiB Kapazität sich gehäuft als inkompatibel zu den marktüblichen Mainboards erwiesen haben. Später gab es sogar Module mit 128 MiB, die aber wegen der damals schon vorhandenen Dominanz von [[Synchronous Dynamic Random Access Memory\|SDRAM]] nicht mehr in großen Stückzahlen verkauft wurden.
Zeile 13:		Zeile 13:
	Beim neueren EDO-RAM wird hingegen die steigende Flanke der CAS-Steuerleitung ignoriert. Die Datentreiber bleiben aktiv, und die zuvor ausgelesene Dateninformation bleibt an den externen Datenausgängen solange bestehen, bis sie durch eine neue Information ersetzt wird (vgl. Diagramm zum [[#Timing-Diagramme ausgewählter Kommandos (vereinfachte Darstellung)\|EDO-Modus]]).		Beim neueren EDO-RAM wird hingegen die steigende Flanke der CAS-Steuerleitung ignoriert. Die Datentreiber bleiben aktiv, und die zuvor ausgelesene Dateninformation bleibt an den externen Datenausgängen solange bestehen, bis sie durch eine neue Information ersetzt wird (vgl. Diagramm zum [[#Timing-Diagramme ausgewählter Kommandos (vereinfachte Darstellung)\|EDO-Modus]]).

			Da sowohl der Intel 80486 wie der Pentium immer mindestens 4 Zugriffe auf die gleiche Seite ausführten (die Größe einer Cache-Line ist jeweils 4x so groß wie die Busbreite), profitierten mindestens 75 % aller Lesezugriffe und Writeback-Schreibzugriffe vom Pagemode.
	Durch diese Modifikation des Protokolls wird zunächst keinerlei Erhöhung der Datentransferrate erreicht. Es wird lediglich erreicht, dass das ausgelesene Datum während der gesamten Pagemode-Zykluszeit an den externen Datenausgängen zur Verfügung steht. Die verlängerte Verfügungszeit der ausgelesenen Daten beim EDO-RAM ermöglichte es, die mit der Weiterentwicklung der DRAMs einhergehende Geschwindigkeitssteigerung besser auszunutzen, indem man die Zykluszeit im ''Pagemode'' schrittweise weiter verringerte. Durch die innerhalb eines Zyklus verlängerte Verfügungszeit der Daten war trotz der verringerten Zykluszeit ein sicheres Auslesen der Daten gewährleistet. Der dadurch im ''Pagemode'' erreichte Leistungsgewinn des EDO-RAM wurde üblicherweise überschätzt und lag nur im Bereich weniger Prozente.
			Durch diese Modifikation des Protokolls kommt es zu einer Erhöhung der Datentransferrate, da Bursts schneller ausgeführt weren können.
			Üblich waren für Hauptspeicher mit 66 MHz Takt bei FPM-RAM x333-Bursts, für EDO-RAM x222-Bursts<ref>Mit SDR-SDRAM waren dann x111-Bursts möglich.</ref>, was zu 25 bis 30 % mehr Speicherbandbreite führt. Programme, die nicht aus dem L1- und L2-Cache bedient werden konnten, profitierten erheblich von EDO-RAM, andere weniger.
			Auf Grafikkarten stieg die Arbeitsfrequenz für den RAM von maximal 30 MHz auf 50 MHz bei gleichzeitig sehr langen x111...1111-Bursts (z. B. bei der 3dfx Voodoo, die damit knapp 800 MByte/s Speicherbandbreite nutzen konnte), was zu etwa 70 % mehr Speicherbandbreite führte.

	== Spätere Entwicklungen ==		== Spätere Entwicklungen ==

Mussklprozz: Völlig belegloser Artikel

2024-08-27T21:24:45Z

Völlig belegloser Artikel

← Nächstältere Version		Version vom 27. August 2024, 23:24 Uhr
Zeile 1:		Zeile 1:
			{{Belege}}
	[[Datei:ROCKY-518HV - M.tec B7340C EDORAM SIMM-2400.jpg\|mini\|EDO-RAM [[Single Inline Memory Module\|SIMM]]]]		[[Datei:ROCKY-518HV - M.tec B7340C EDORAM SIMM-2400.jpg\|mini\|EDO-RAM [[Single Inline Memory Module\|SIMM]]]]
	[[Datei:MiroHISCORE 3D 12x Mosel Vitelic V53C16258HK35.jpg\|mini\|hochkant\|2× 512kB EDO-RAM von Mosel Vitelic auf einer [[3dfx Voodoo Graphics]]]]		[[Datei:MiroHISCORE 3D 12x Mosel Vitelic V53C16258HK35.jpg\|mini\|hochkant\|2× 512kB EDO-RAM von Mosel Vitelic auf einer [[3dfx Voodoo Graphics]]]]

Mussklprozz: Zurückgesetzt. Schlechter verschachtelter Satzbau, der prompt einen Grammatikfehler nach sich zog. Diese sehr spezielle Ausführung gehört ggf. in einen eigenen Absatz.

2024-08-27T21:23:18Z

Zurückgesetzt. Schlechter verschachtelter Satzbau, der prompt einen Grammatikfehler nach sich zog. Diese sehr spezielle Ausführung gehört ggf. in einen eigenen Absatz.

← Nächstältere Version		Version vom 27. August 2024, 23:23 Uhr
Zeile 4:		Zeile 4:

	== Details ==		== Details ==
	Der Unterschied zwischen EDO- und FPM-RAM macht sich im Pagemode-Betrieb bemerkbar (den ab dem 80486 von den Chipsatz-Cache-Controllern verwendet wurde<ref>In den Jahren 1996/97 waren bei Pentium-CPUs bei 66 MHz Bustakt mit FPM 6-3-3-3-Bursts, mit EDO 6-2-2-2-Bursts üblich. Manche Chipsätze unterstützten doppelte Bursts mit FPM 6-3-3-3 - 4-3-3-3 und EDO 6-2-2-2 - 3-2-2-2. Innerhalb eines Burst verringerte EDO die Zugriffszeiten von 45 ns auf 30 ns. Weitere Beispiele sind Grafikkarten (z. B. die erste Voodoo), in dank EDO den Grafikkartenspeicher in langen Bursts mit 20 ns Zugriffszeiten betrieb.</ref>), bei dem mehrere Datenbits aus derselben Speicherseite (''Page'') ausgelesen werden. In diesem Fall haben alle die gleiche Zeilenadresse (''Row Address''), jedoch unterschiedliche Spaltenadressen (''Column Address''). Das Protokoll lässt sich – sowohl beim FPM-RAM als auch beim EDO-RAM – dadurch vereinfachen, dass man die Übermittlung der gleich gebliebenen Zeilenadresse weglassen kann. Für das Auslesen von Daten aus der Speicherseite ist nun nur noch die Übertragung der Spaltenadresse notwendig.		Der Unterschied zwischen EDO- und FPM-RAM macht sich nur beim sogenannten Pagemode-Betrieb bemerkbar, bei dem mehrere Datenbits aus derselben Speicherseite (''Page'') ausgelesen werden. In diesem Fall haben alle die gleiche Zeilenadresse (''Row Address''), jedoch unterschiedliche Spaltenadressen (''Column Address''). Das Protokoll lässt sich – sowohl beim FPM-RAM als auch beim EDO-RAM – dadurch vereinfachen, dass man die Übermittlung der gleich gebliebenen Zeilenadresse weglassen kann. Für das Auslesen von Daten aus der Speicherseite ist nun nur noch die Übertragung der Spaltenadresse notwendig.

	Die Gültigkeit der Spaltenadresse wird durch eine fallende Flanke (vgl. Diagramm zum [[#Timing-Diagramme ausgewählter Kommandos (vereinfachte Darstellung)\|Lesezugriff]]) am externen CAS-Steuereingang (''Column Address Strobe'') gekennzeichnet. Nach einer gewissen Verzögerung stellt das DRAM die neuen Daten an seinen Ausgängen bereit. Das EDO-RAM unterscheidet sich in einem kleinen Detail vom FPM-RAM. Obwohl die für Rechner-[[Hauptplatine]]n („Mainboards“) bestimmten FPM- und EDO-RAM-Speichermodule physikalisch in die gleichen Steckplätze passen, funktioniert EDO-RAM entweder gar nicht in Mainboards ohne EDO-Unterstützung oder wird wie FPM angesprochen. Umgekehrt können jedoch fast immer Mainboards mit EDO-Unterstützung auch mit FPM-RAM betrieben werden. EDO-RAM gibt es mit [[Zugriffszeit]]en von 70 ns, 60 ns und 50 ns. Auf Mainboards, die den [[Front Side Bus]] mit 66 MHz Takt betreiben, können EDO-RAM mit 70 ns Zugriffszeit Probleme verursachen. Die Versionen mit maximal 32 [[Byte\|MiB]] Kapazität haben die weiteste Verbreitung gefunden, wohingegen jene Versionen ab 64 MiB Kapazität sich gehäuft als inkompatibel zu den marktüblichen Mainboards erwiesen haben. Später gab es sogar Module mit 128 MiB, die aber wegen der damals schon vorhandenen Dominanz von [[Synchronous Dynamic Random Access Memory\|SDRAM]] nicht mehr in großen Stückzahlen verkauft wurden.		Die Gültigkeit der Spaltenadresse wird durch eine fallende Flanke (vgl. Diagramm zum [[#Timing-Diagramme ausgewählter Kommandos (vereinfachte Darstellung)\|Lesezugriff]]) am externen CAS-Steuereingang (''Column Address Strobe'') gekennzeichnet. Nach einer gewissen Verzögerung stellt das DRAM die neuen Daten an seinen Ausgängen bereit. Das EDO-RAM unterscheidet sich in einem kleinen Detail vom FPM-RAM. Obwohl die für Rechner-[[Hauptplatine]]n („Mainboards“) bestimmten FPM- und EDO-RAM-Speichermodule physikalisch in die gleichen Steckplätze passen, funktioniert EDO-RAM entweder gar nicht in Mainboards ohne EDO-Unterstützung oder wird wie FPM angesprochen. Umgekehrt können jedoch fast immer Mainboards mit EDO-Unterstützung auch mit FPM-RAM betrieben werden. EDO-RAM gibt es mit [[Zugriffszeit]]en von 70 ns, 60 ns und 50 ns. Auf Mainboards, die den [[Front Side Bus]] mit 66 MHz Takt betreiben, können EDO-RAM mit 70 ns Zugriffszeit Probleme verursachen. Die Versionen mit maximal 32 [[Byte\|MiB]] Kapazität haben die weiteste Verbreitung gefunden, wohingegen jene Versionen ab 64 MiB Kapazität sich gehäuft als inkompatibel zu den marktüblichen Mainboards erwiesen haben. Später gab es sogar Module mit 128 MiB, die aber wegen der damals schon vorhandenen Dominanz von [[Synchronous Dynamic Random Access Memory\|SDRAM]] nicht mehr in großen Stückzahlen verkauft wurden.
Zeile 41:		Zeile 41:
	{{commonscat\|EDO DRAM}}		{{commonscat\|EDO DRAM}}
	* [http://www.eastcomp.de/speicherfaq1.htm Ram-Speicher-FAQ: Fragen & Antworten zu RAMs]		* [http://www.eastcomp.de/speicherfaq1.htm Ram-Speicher-FAQ: Fragen & Antworten zu RAMs]

	== Einzelnachweise ==
	<references />

	[[Kategorie:Speichermodul]]		[[Kategorie:Speichermodul]]

Invisigoth67: form

2024-07-26T14:12:11Z

form

← Nächstältere Version		Version vom 26. Juli 2024, 16:12 Uhr
Zeile 41:		Zeile 41:
	{{commonscat\|EDO DRAM}}		{{commonscat\|EDO DRAM}}
	* [http://www.eastcomp.de/speicherfaq1.htm Ram-Speicher-FAQ: Fragen & Antworten zu RAMs]		* [http://www.eastcomp.de/speicherfaq1.htm Ram-Speicher-FAQ: Fragen & Antworten zu RAMs]

			== Einzelnachweise ==
			<references />

	[[Kategorie:Speichermodul]]		[[Kategorie:Speichermodul]]

147.161.139.96: Für genaue Quellenangaben müsste man sich die Archive der Zeitung c't der Jahre 1994 bis 1997 ansehen (gibt es als ISO-Images). Dort waren diese immer mit angeben.

2024-07-26T12:48:37Z

Für genaue Quellenangaben müsste man sich die Archive der Zeitung c't der Jahre 1994 bis 1997 ansehen (gibt es als ISO-Images). Dort waren diese immer mit angeben.

← Nächstältere Version		Version vom 26. Juli 2024, 14:48 Uhr
Zeile 4:		Zeile 4:

	== Details ==		== Details ==
	Der Unterschied zwischen EDO- und FPM-RAM macht sich ~~nur beim sogenannten~~ Pagemode-Betrieb bemerkbar, bei dem mehrere Datenbits aus derselben Speicherseite (''Page'') ausgelesen werden. In diesem Fall haben alle die gleiche Zeilenadresse (''Row Address''), jedoch unterschiedliche Spaltenadressen (''Column Address''). Das Protokoll lässt sich – sowohl beim FPM-RAM als auch beim EDO-RAM – dadurch vereinfachen, dass man die Übermittlung der gleich gebliebenen Zeilenadresse weglassen kann. Für das Auslesen von Daten aus der Speicherseite ist nun nur noch die Übertragung der Spaltenadresse notwendig.		Der Unterschied zwischen EDO- und FPM-RAM macht sich im Pagemode-Betrieb bemerkbar (den ab dem 80486 von den Chipsatz-Cache-Controllern verwendet wurde<ref>In den Jahren 1996/97 waren bei Pentium-CPUs bei 66 MHz Bustakt mit FPM 6-3-3-3-Bursts, mit EDO 6-2-2-2-Bursts üblich. Manche Chipsätze unterstützten doppelte Bursts mit FPM 6-3-3-3 - 4-3-3-3 und EDO 6-2-2-2 - 3-2-2-2. Innerhalb eines Burst verringerte EDO die Zugriffszeiten von 45 ns auf 30 ns. Weitere Beispiele sind Grafikkarten (z. B. die erste Voodoo), in dank EDO den Grafikkartenspeicher in langen Bursts mit 20 ns Zugriffszeiten betrieb.</ref>), bei dem mehrere Datenbits aus derselben Speicherseite (''Page'') ausgelesen werden. In diesem Fall haben alle die gleiche Zeilenadresse (''Row Address''), jedoch unterschiedliche Spaltenadressen (''Column Address''). Das Protokoll lässt sich – sowohl beim FPM-RAM als auch beim EDO-RAM – dadurch vereinfachen, dass man die Übermittlung der gleich gebliebenen Zeilenadresse weglassen kann. Für das Auslesen von Daten aus der Speicherseite ist nun nur noch die Übertragung der Spaltenadresse notwendig.

	Die Gültigkeit der Spaltenadresse wird durch eine fallende Flanke (vgl. Diagramm zum [[#Timing-Diagramme ausgewählter Kommandos (vereinfachte Darstellung)\|Lesezugriff]]) am externen CAS-Steuereingang (''Column Address Strobe'') gekennzeichnet. Nach einer gewissen Verzögerung stellt das DRAM die neuen Daten an seinen Ausgängen bereit. Das EDO-RAM unterscheidet sich in einem kleinen Detail vom FPM-RAM. Obwohl die für Rechner-[[Hauptplatine]]n („Mainboards“) bestimmten FPM- und EDO-RAM-Speichermodule physikalisch in die gleichen Steckplätze passen, funktioniert EDO-RAM entweder gar nicht in Mainboards ohne EDO-Unterstützung oder wird wie FPM angesprochen. Umgekehrt können jedoch fast immer Mainboards mit EDO-Unterstützung auch mit FPM-RAM betrieben werden. EDO-RAM gibt es mit [[Zugriffszeit]]en von 70 ns, 60 ns und 50 ns. Auf Mainboards, die den [[Front Side Bus]] mit 66 MHz Takt betreiben, können EDO-RAM mit 70 ns Zugriffszeit Probleme verursachen. Die Versionen mit maximal 32 [[Byte\|MiB]] Kapazität haben die weiteste Verbreitung gefunden, wohingegen jene Versionen ab 64 MiB Kapazität sich gehäuft als inkompatibel zu den marktüblichen Mainboards erwiesen haben. Später gab es sogar Module mit 128 MiB, die aber wegen der damals schon vorhandenen Dominanz von [[Synchronous Dynamic Random Access Memory\|SDRAM]] nicht mehr in großen Stückzahlen verkauft wurden.		Die Gültigkeit der Spaltenadresse wird durch eine fallende Flanke (vgl. Diagramm zum [[#Timing-Diagramme ausgewählter Kommandos (vereinfachte Darstellung)\|Lesezugriff]]) am externen CAS-Steuereingang (''Column Address Strobe'') gekennzeichnet. Nach einer gewissen Verzögerung stellt das DRAM die neuen Daten an seinen Ausgängen bereit. Das EDO-RAM unterscheidet sich in einem kleinen Detail vom FPM-RAM. Obwohl die für Rechner-[[Hauptplatine]]n („Mainboards“) bestimmten FPM- und EDO-RAM-Speichermodule physikalisch in die gleichen Steckplätze passen, funktioniert EDO-RAM entweder gar nicht in Mainboards ohne EDO-Unterstützung oder wird wie FPM angesprochen. Umgekehrt können jedoch fast immer Mainboards mit EDO-Unterstützung auch mit FPM-RAM betrieben werden. EDO-RAM gibt es mit [[Zugriffszeit]]en von 70 ns, 60 ns und 50 ns. Auf Mainboards, die den [[Front Side Bus]] mit 66 MHz Takt betreiben, können EDO-RAM mit 70 ns Zugriffszeit Probleme verursachen. Die Versionen mit maximal 32 [[Byte\|MiB]] Kapazität haben die weiteste Verbreitung gefunden, wohingegen jene Versionen ab 64 MiB Kapazität sich gehäuft als inkompatibel zu den marktüblichen Mainboards erwiesen haben. Später gab es sogar Module mit 128 MiB, die aber wegen der damals schon vorhandenen Dominanz von [[Synchronous Dynamic Random Access Memory\|SDRAM]] nicht mehr in großen Stückzahlen verkauft wurden.

Redonebird: Abschnittlink korrigiert

2022-08-22T04:55:22Z

Abschnittlink korrigiert

← Nächstältere Version		Version vom 22. August 2022, 06:55 Uhr
Zeile 6:		Zeile 6:
	Der Unterschied zwischen EDO- und FPM-RAM macht sich nur beim sogenannten Pagemode-Betrieb bemerkbar, bei dem mehrere Datenbits aus derselben Speicherseite (''Page'') ausgelesen werden. In diesem Fall haben alle die gleiche Zeilenadresse (''Row Address''), jedoch unterschiedliche Spaltenadressen (''Column Address''). Das Protokoll lässt sich – sowohl beim FPM-RAM als auch beim EDO-RAM – dadurch vereinfachen, dass man die Übermittlung der gleich gebliebenen Zeilenadresse weglassen kann. Für das Auslesen von Daten aus der Speicherseite ist nun nur noch die Übertragung der Spaltenadresse notwendig.		Der Unterschied zwischen EDO- und FPM-RAM macht sich nur beim sogenannten Pagemode-Betrieb bemerkbar, bei dem mehrere Datenbits aus derselben Speicherseite (''Page'') ausgelesen werden. In diesem Fall haben alle die gleiche Zeilenadresse (''Row Address''), jedoch unterschiedliche Spaltenadressen (''Column Address''). Das Protokoll lässt sich – sowohl beim FPM-RAM als auch beim EDO-RAM – dadurch vereinfachen, dass man die Übermittlung der gleich gebliebenen Zeilenadresse weglassen kann. Für das Auslesen von Daten aus der Speicherseite ist nun nur noch die Übertragung der Spaltenadresse notwendig.

	Die Gültigkeit der Spaltenadresse wird durch eine fallende Flanke (vgl. Diagramm zum [[#~~Lese~~- ~~und~~ ~~Schreibzugriff~~\|Lesezugriff]]) am externen CAS-Steuereingang (''Column Address Strobe'') gekennzeichnet. Nach einer gewissen Verzögerung stellt das DRAM die neuen Daten an seinen Ausgängen bereit. Das EDO-RAM unterscheidet sich in einem kleinen Detail vom FPM-RAM. Obwohl die für Rechner-[[Hauptplatine]]n („Mainboards“) bestimmten FPM- und EDO-RAM-Speichermodule physikalisch in die gleichen Steckplätze passen, funktioniert EDO-RAM entweder gar nicht in Mainboards ohne EDO-Unterstützung oder wird wie FPM angesprochen. Umgekehrt können jedoch fast immer Mainboards mit EDO-Unterstützung auch mit FPM-RAM betrieben werden. EDO-RAM gibt es mit [[Zugriffszeit]]en von 70 ns, 60 ns und 50 ns. Auf Mainboards, die den [[Front Side Bus]] mit 66 MHz Takt betreiben, können EDO-RAM mit 70 ns Zugriffszeit Probleme verursachen. Die Versionen mit maximal 32 [[Byte\|MiB]] Kapazität haben die weiteste Verbreitung gefunden, wohingegen jene Versionen ab 64 MiB Kapazität sich gehäuft als inkompatibel zu den marktüblichen Mainboards erwiesen haben. Später gab es sogar Module mit 128 MiB, die aber wegen der damals schon vorhandenen Dominanz von [[Synchronous Dynamic Random Access Memory\|SDRAM]] nicht mehr in großen Stückzahlen verkauft wurden.		Die Gültigkeit der Spaltenadresse wird durch eine fallende Flanke (vgl. Diagramm zum [[#Timing-Diagramme ausgewählter Kommandos (vereinfachte Darstellung)\|Lesezugriff]]) am externen CAS-Steuereingang (''Column Address Strobe'') gekennzeichnet. Nach einer gewissen Verzögerung stellt das DRAM die neuen Daten an seinen Ausgängen bereit. Das EDO-RAM unterscheidet sich in einem kleinen Detail vom FPM-RAM. Obwohl die für Rechner-[[Hauptplatine]]n („Mainboards“) bestimmten FPM- und EDO-RAM-Speichermodule physikalisch in die gleichen Steckplätze passen, funktioniert EDO-RAM entweder gar nicht in Mainboards ohne EDO-Unterstützung oder wird wie FPM angesprochen. Umgekehrt können jedoch fast immer Mainboards mit EDO-Unterstützung auch mit FPM-RAM betrieben werden. EDO-RAM gibt es mit [[Zugriffszeit]]en von 70 ns, 60 ns und 50 ns. Auf Mainboards, die den [[Front Side Bus]] mit 66 MHz Takt betreiben, können EDO-RAM mit 70 ns Zugriffszeit Probleme verursachen. Die Versionen mit maximal 32 [[Byte\|MiB]] Kapazität haben die weiteste Verbreitung gefunden, wohingegen jene Versionen ab 64 MiB Kapazität sich gehäuft als inkompatibel zu den marktüblichen Mainboards erwiesen haben. Später gab es sogar Module mit 128 MiB, die aber wegen der damals schon vorhandenen Dominanz von [[Synchronous Dynamic Random Access Memory\|SDRAM]] nicht mehr in großen Stückzahlen verkauft wurden.

	Die Ungültigkeit der Spaltenadresse wird beim älteren FPM-RAM durch die steigende Flanke der CAS-Steuerleitung signalisiert. Als Folge dessen deaktiviert das FPM-RAM seine Datentreiber, wodurch das zuvor gültige Datum von den externen Datenausgängen verschwindet (vgl. Diagramm zum [[#~~Lesezugriff~~ im ~~page~~ ~~mode~~ ~~und hyper page mode (EDO~~)\|page mode]]). Der Zustand der Datenausgänge bleibt solange undefiniert, bis durch Angabe einer neuen Spaltenadresse und eine fallende Flanke der CAS-Leitung der Vorgang wiederholt wird. Das FPM-RAM stellt die ausgelesenen Daten im ''Pagemode'' also nur für einen Bruchteil der [[Speicherzykluszeit\|Zykluszeit]] an seinen Ausgängen zur Verfügung.		Die Ungültigkeit der Spaltenadresse wird beim älteren FPM-RAM durch die steigende Flanke der CAS-Steuerleitung signalisiert. Als Folge dessen deaktiviert das FPM-RAM seine Datentreiber, wodurch das zuvor gültige Datum von den externen Datenausgängen verschwindet (vgl. Diagramm zum [[#Timing-Diagramme ausgewählter Kommandos (vereinfachte Darstellung)\|page mode]]). Der Zustand der Datenausgänge bleibt solange undefiniert, bis durch Angabe einer neuen Spaltenadresse und eine fallende Flanke der CAS-Leitung der Vorgang wiederholt wird. Das FPM-RAM stellt die ausgelesenen Daten im ''Pagemode'' also nur für einen Bruchteil der [[Speicherzykluszeit\|Zykluszeit]] an seinen Ausgängen zur Verfügung.

	Beim neueren EDO-RAM wird hingegen die steigende Flanke der CAS-Steuerleitung ignoriert. Die Datentreiber bleiben aktiv, und die zuvor ausgelesene Dateninformation bleibt an den externen Datenausgängen solange bestehen, bis sie durch eine neue Information ersetzt wird (vgl. Diagramm zum [[#~~Lesezugriff~~ im ~~page~~ ~~mode~~ ~~und hyper page mode (EDO~~)\|EDO-Modus]]).		Beim neueren EDO-RAM wird hingegen die steigende Flanke der CAS-Steuerleitung ignoriert. Die Datentreiber bleiben aktiv, und die zuvor ausgelesene Dateninformation bleibt an den externen Datenausgängen solange bestehen, bis sie durch eine neue Information ersetzt wird (vgl. Diagramm zum [[#Timing-Diagramme ausgewählter Kommandos (vereinfachte Darstellung)\|EDO-Modus]]).

	Durch diese Modifikation des Protokolls wird zunächst keinerlei Erhöhung der Datentransferrate erreicht. Es wird lediglich erreicht, dass das ausgelesene Datum während der gesamten Pagemode-Zykluszeit an den externen Datenausgängen zur Verfügung steht. Die verlängerte Verfügungszeit der ausgelesenen Daten beim EDO-RAM ermöglichte es, die mit der Weiterentwicklung der DRAMs einhergehende Geschwindigkeitssteigerung besser auszunutzen, indem man die Zykluszeit im ''Pagemode'' schrittweise weiter verringerte. Durch die innerhalb eines Zyklus verlängerte Verfügungszeit der Daten war trotz der verringerten Zykluszeit ein sicheres Auslesen der Daten gewährleistet. Der dadurch im ''Pagemode'' erreichte Leistungsgewinn des EDO-RAM wurde üblicherweise überschätzt und lag nur im Bereich weniger Prozente.		Durch diese Modifikation des Protokolls wird zunächst keinerlei Erhöhung der Datentransferrate erreicht. Es wird lediglich erreicht, dass das ausgelesene Datum während der gesamten Pagemode-Zykluszeit an den externen Datenausgängen zur Verfügung steht. Die verlängerte Verfügungszeit der ausgelesenen Daten beim EDO-RAM ermöglichte es, die mit der Weiterentwicklung der DRAMs einhergehende Geschwindigkeitssteigerung besser auszunutzen, indem man die Zykluszeit im ''Pagemode'' schrittweise weiter verringerte. Durch die innerhalb eines Zyklus verlängerte Verfügungszeit der Daten war trotz der verringerten Zykluszeit ein sicheres Auslesen der Daten gewährleistet. Der dadurch im ''Pagemode'' erreichte Leistungsgewinn des EDO-RAM wurde üblicherweise überschätzt und lag nur im Bereich weniger Prozente.

Hutch: +Anker

2021-11-30T13:34:12Z

+Anker

← Nächstältere Version		Version vom 30. November 2021, 15:34 Uhr
Zeile 28:		Zeile 28:
	Bild:DRAM_EDO_read.png \| Lesezugriff im „hyper page mode“ (EDO)		Bild:DRAM_EDO_read.png \| Lesezugriff im „hyper page mode“ (EDO)
	</gallery>		</gallery>
	<gallery perrow="4" caption="Refreshmodi" mode="packed" style="text-align:left" heights="176">		<gallery perrow="4" caption="Refreshmodi" mode="packed" style="text-align:left" heights="176">{{Anker\|Refreshmodi}}
	Bild:DRAM_RAS_only_refresh.png \| ''RAS-only''-refresh		Bild:DRAM_RAS_only_refresh.png \| ''RAS-only''-refresh
	Bild:DRAM_CAS_before_RAS_refresh.png \| ''CAS-before-RAS''-refresh („CBR refresh“)		Bild:DRAM_CAS_before_RAS_refresh.png \| ''CAS-before-RAS''-refresh („CBR refresh“)