Diskussion:Synchronous Dynamic Random Access Memory - Versionsgeschichte

2A02:3030:A09:D82B:A8BF:A676:86B0:B073 am 16. Dezember 2024 um 20:18 Uhr

2024-12-16T20:18:47Z

← Nächstältere Version		Version vom 16. Dezember 2024, 21:18 Uhr
Zeile 1:		Zeile 1:

	{{Diskussionsseite}}		{{Diskussionsseite}}

2A02:3030:A09:D82B:A8BF:A676:86B0:B073 am 16. Dezember 2024 um 20:18 Uhr

2024-12-16T20:18:39Z

← Nächstältere Version		Version vom 16. Dezember 2024, 21:18 Uhr
Zeile 1:		Zeile 1:

	{{Diskussionsseite}}		{{Diskussionsseite}}

	== Erster Disk-Beitrag ==		== Erster Disk-Beitrag ==
	* Es fehlt ein Hinweis auf [[DIMM]].		* Es fehlt ein Hinweis auf [[DIMM]].

TrueBlue: /* Kompatibilitätsprobleme */

2016-06-22T22:37:21Z

Kompatibilitätsprobleme

← Nächstältere Version		Version vom 22. Juni 2016, 23:37 Uhr
Zeile 93:		Zeile 93:

	::Die Micron-Module waren nicht defekt; die wurden allesamt einzeln durchgetestet. Danach in Kombinationen zu 2 und 3 Modulen. Es handelte sich genau wie bei den Infineon-Modulen, die auch im 3er-Pack fehlerfrei funktionierten, um 16-Chip-Module mit 256 MiB Gesamtkapazität, ergo 128(!) MBit pro Chip. Das DFI K6BV3+ hat drei Modulslots, mit denen sich insgesamt max. 768 MiB-RAM-Ausbau realisieren lassen. 256-MB-Module mit 64-Mbit-Chips, von denen es ja dann 32 bräuchte (→ 64x32/8=256), habe ich nie getestet oder gesehen. Also vergiss deine Betrachtungen! Ansonsten halte ich es schon für berichtenswert, dass es Speichercontroller für SDRAM gab, die allein wegen des Modulaufbaus mit bestimmten 128-MB- und 256-MB-SDRAM-Modulen nicht korrekt funktionierten, obwohl sie mit solchen Modul-Speicherkapazitäten eigentlich umgehen konnten. [http://www.pctipp.ch/tipps-tricks/kummerkasten/hardware/artikel/ram-sdram-wird-nur-zur-haelfte-erkannt-23355/] zufolge, betraf das auch den Speichercontroller des i810-Chipsatzes. Man kann hierin einen Mangel der Spezifikation sehen. Das Handbuch des DFI K6BV3+ gibt zwar Hinweise(?) zur DIMM-Organisation,[http://www.dfi.com.tw/Upload/Manual/39210928.PDF] auf den Modulen selbst fehlten aber oft genug Angaben zum Aufbau. Die Erklärung mit der "zu hohe[n] kapazitive[n] Last durch zu viele parallele Speicherzellen" bräuchte in der Tat einen Beleg. --[[Benutzer:TrueBlue\|TrueBlue]] ([[Benutzer Diskussion:TrueBlue\|Diskussion]]) 21:07, 22. Jun. 2016 (CEST)		::Die Micron-Module waren nicht defekt; die wurden allesamt einzeln durchgetestet. Danach in Kombinationen zu 2 und 3 Modulen. Es handelte sich genau wie bei den Infineon-Modulen, die auch im 3er-Pack fehlerfrei funktionierten, um 16-Chip-Module mit 256 MiB Gesamtkapazität, ergo 128(!) MBit pro Chip. Das DFI K6BV3+ hat drei Modulslots, mit denen sich insgesamt max. 768 MiB-RAM-Ausbau realisieren lassen. 256-MB-Module mit 64-Mbit-Chips, von denen es ja dann 32 bräuchte (→ 64x32/8=256), habe ich nie getestet oder gesehen. Also vergiss deine Betrachtungen! Ansonsten halte ich es schon für berichtenswert, dass es Speichercontroller für SDRAM gab, die allein wegen des Modulaufbaus mit bestimmten 128-MB- und 256-MB-SDRAM-Modulen nicht korrekt funktionierten, obwohl sie mit solchen Modul-Speicherkapazitäten eigentlich umgehen konnten. [http://www.pctipp.ch/tipps-tricks/kummerkasten/hardware/artikel/ram-sdram-wird-nur-zur-haelfte-erkannt-23355/] zufolge, betraf das auch den Speichercontroller des i810-Chipsatzes. Man kann hierin einen Mangel der Spezifikation sehen. Das Handbuch des DFI K6BV3+ gibt zwar Hinweise(?) zur DIMM-Organisation,[http://www.dfi.com.tw/Upload/Manual/39210928.PDF] auf den Modulen selbst fehlten aber oft genug Angaben zum Aufbau. Die Erklärung mit der "zu hohe[n] kapazitive[n] Last durch zu viele parallele Speicherzellen" bräuchte in der Tat einen Beleg. --[[Benutzer:TrueBlue\|TrueBlue]] ([[Benutzer Diskussion:TrueBlue\|Diskussion]]) 21:07, 22. Jun. 2016 (CEST)

			::Als mögliche Erklärung für die beobachteten Speicherfehler bei Bestückung mit Micron-Modulen könnte die unter [[Synchronous_Dynamic_Random_Access_Memory#Buffered/unbuffered_SDRAM]] beschriebene Belastung der Adress- und Steuerleitungen in Betracht kommen. Vielleicht verursachten die Micron-Module eine höhere Belastung als die Infineons und überforderten im 3er-Pack irgendwelche Leitungen des Speichercontrollers im VT82C598AT. --[[Benutzer:TrueBlue\|TrueBlue]] ([[Benutzer Diskussion:TrueBlue\|Diskussion]]) 00:35, 23. Jun. 2016 (CEST)

TrueBlue: /* Kompatibilitätsprobleme */

2016-06-22T20:15:11Z

Kompatibilitätsprobleme

← Nächstältere Version		Version vom 22. Juni 2016, 21:15 Uhr
Zeile 92:		Zeile 92:
	:Gruß --[[Benutzer:M-boettger\|M-boettger]] 20:16, 22. Jun. 2016 (CEST)		:Gruß --[[Benutzer:M-boettger\|M-boettger]] 20:16, 22. Jun. 2016 (CEST)

	::Die Micron-Module waren nicht defekt; die wurden allesamt einzeln durchgetestet. Danach in Kombinationen zu 2 und 3 Modulen. Es handelte sich genau wie bei Infineon-Modulen, die auch im 3er-Pack fehlerfrei funktionierten, um 16-Chip-Module mit 256 MiB Gesamtkapazität, ergo 128(!) MBit pro Chip. Das DFI K6BV3+ hat drei Modulslots, mit denen sich insgesamt max. 768 MiB-RAM-Ausbau realisieren lassen. 256-MB-Module mit 64-Mbit-Chips, von denen es ja dann 32 bräuchte (→ 64x32/8=256), habe ich nie getestet oder gesehen. Also vergiss deine Betrachtungen! Ansonsten halte ich es schon für berichtenswert, dass es Speichercontroller für SDRAM gab, die allein wegen des Modulaufbaus mit bestimmten 128-MB- und 256-MB-SDRAM-Modulen nicht korrekt funktionierten, obwohl sie mit solchen Modul-Speicherkapazitäten eigentlich umgehen konnten. [http://www.pctipp.ch/tipps-tricks/kummerkasten/hardware/artikel/ram-sdram-wird-nur-zur-haelfte-erkannt-23355/] zufolge, betraf das auch den Speichercontroller des i810-Chipsatzes. Man kann hierin einen Mangel der Spezifikation sehen. Das Handbuch des DFI K6BV3+ gibt zwar Hinweise(?) zur DIMM-Organisation,[http://www.dfi.com.tw/Upload/Manual/39210928.PDF] auf den Modulen selbst fehlten aber oft genug Angaben zum Aufbau. Die Erklärung mit der "zu hohe[n] kapazitive[n] Last durch zu viele parallele Speicherzellen" bräuchte in der Tat einen Beleg. --[[Benutzer:TrueBlue\|TrueBlue]] ([[Benutzer Diskussion:TrueBlue\|Diskussion]]) 21:07, 22. Jun. 2016 (CEST)		::Die Micron-Module waren nicht defekt; die wurden allesamt einzeln durchgetestet. Danach in Kombinationen zu 2 und 3 Modulen. Es handelte sich genau wie bei den Infineon-Modulen, die auch im 3er-Pack fehlerfrei funktionierten, um 16-Chip-Module mit 256 MiB Gesamtkapazität, ergo 128(!) MBit pro Chip. Das DFI K6BV3+ hat drei Modulslots, mit denen sich insgesamt max. 768 MiB-RAM-Ausbau realisieren lassen. 256-MB-Module mit 64-Mbit-Chips, von denen es ja dann 32 bräuchte (→ 64x32/8=256), habe ich nie getestet oder gesehen. Also vergiss deine Betrachtungen! Ansonsten halte ich es schon für berichtenswert, dass es Speichercontroller für SDRAM gab, die allein wegen des Modulaufbaus mit bestimmten 128-MB- und 256-MB-SDRAM-Modulen nicht korrekt funktionierten, obwohl sie mit solchen Modul-Speicherkapazitäten eigentlich umgehen konnten. [http://www.pctipp.ch/tipps-tricks/kummerkasten/hardware/artikel/ram-sdram-wird-nur-zur-haelfte-erkannt-23355/] zufolge, betraf das auch den Speichercontroller des i810-Chipsatzes. Man kann hierin einen Mangel der Spezifikation sehen. Das Handbuch des DFI K6BV3+ gibt zwar Hinweise(?) zur DIMM-Organisation,[http://www.dfi.com.tw/Upload/Manual/39210928.PDF] auf den Modulen selbst fehlten aber oft genug Angaben zum Aufbau. Die Erklärung mit der "zu hohe[n] kapazitive[n] Last durch zu viele parallele Speicherzellen" bräuchte in der Tat einen Beleg. --[[Benutzer:TrueBlue\|TrueBlue]] ([[Benutzer Diskussion:TrueBlue\|Diskussion]]) 21:07, 22. Jun. 2016 (CEST)

TrueBlue: /* Kompatibilitätsprobleme */ erg.

2016-06-22T19:27:57Z

Kompatibilitätsprobleme: erg.

← Nächstältere Version		Version vom 22. Juni 2016, 20:27 Uhr
Zeile 92:		Zeile 92:
	:Gruß --[[Benutzer:M-boettger\|M-boettger]] 20:16, 22. Jun. 2016 (CEST)		:Gruß --[[Benutzer:M-boettger\|M-boettger]] 20:16, 22. Jun. 2016 (CEST)

	::Die Micron-Module waren nicht defekt; die wurden allesamt einzeln durchgetestet. Danach in Kombinationen zu 2 und 3 Modulen. Es handelte sich genau wie bei Infineon-Modulen, die auch im 3er-Pack fehlerfrei funktionierten, um 16-Chip-Module mit 256 MiB Gesamtkapazität, ergo 128(!) MBit pro Chip. 256-MB-Module mit 64-Mbit-Chips, von denen es ja dann 32 bräuchte (→ 64x32/8=256), habe ich nie getestet oder gesehen. Also vergiss deine Betrachtungen! Ansonsten halte ich es schon für berichtenswert, dass es Speichercontroller für SDRAM gab, die allein wegen des Modulaufbaus mit bestimmten 128-MB- und 256-MB-SDRAM-Modulen nicht korrekt funktionierten, obwohl sie mit solchen Modul-Speicherkapazitäten eigentlich umgehen konnten. [http://www.pctipp.ch/tipps-tricks/kummerkasten/hardware/artikel/ram-sdram-wird-nur-zur-haelfte-erkannt-23355/] zufolge, betraf das auch den Speichercontroller des i810-Chipsatzes. Man kann hierin einen Mangel der Spezifikation sehen. Die Erklärung mit der "zu hohe[n] kapazitive[n] Last durch zu viele parallele Speicherzellen" bräuchte in der Tat einen Beleg. --[[Benutzer:TrueBlue\|TrueBlue]] ([[Benutzer Diskussion:TrueBlue\|Diskussion]]) 21:07, 22. Jun. 2016 (CEST)		::Die Micron-Module waren nicht defekt; die wurden allesamt einzeln durchgetestet. Danach in Kombinationen zu 2 und 3 Modulen. Es handelte sich genau wie bei Infineon-Modulen, die auch im 3er-Pack fehlerfrei funktionierten, um 16-Chip-Module mit 256 MiB Gesamtkapazität, ergo 128(!) MBit pro Chip. Das DFI K6BV3+ hat drei Modulslots, mit denen sich insgesamt max. 768 MiB-RAM-Ausbau realisieren lassen. 256-MB-Module mit 64-Mbit-Chips, von denen es ja dann 32 bräuchte (→ 64x32/8=256), habe ich nie getestet oder gesehen. Also vergiss deine Betrachtungen! Ansonsten halte ich es schon für berichtenswert, dass es Speichercontroller für SDRAM gab, die allein wegen des Modulaufbaus mit bestimmten 128-MB- und 256-MB-SDRAM-Modulen nicht korrekt funktionierten, obwohl sie mit solchen Modul-Speicherkapazitäten eigentlich umgehen konnten. [http://www.pctipp.ch/tipps-tricks/kummerkasten/hardware/artikel/ram-sdram-wird-nur-zur-haelfte-erkannt-23355/] zufolge, betraf das auch den Speichercontroller des i810-Chipsatzes. Man kann hierin einen Mangel der Spezifikation sehen. Das Handbuch des DFI K6BV3+ gibt zwar Hinweise(?) zur DIMM-Organisation,[http://www.dfi.com.tw/Upload/Manual/39210928.PDF] auf den Modulen selbst fehlten aber oft genug Angaben zum Aufbau. Die Erklärung mit der "zu hohe[n] kapazitive[n] Last durch zu viele parallele Speicherzellen" bräuchte in der Tat einen Beleg. --[[Benutzer:TrueBlue\|TrueBlue]] ([[Benutzer Diskussion:TrueBlue\|Diskussion]]) 21:07, 22. Jun. 2016 (CEST)

TrueBlue: /* Kompatibilitätsprobleme */

2016-06-22T19:08:37Z

Kompatibilitätsprobleme

← Nächstältere Version		Version vom 22. Juni 2016, 20:08 Uhr
Zeile 91:		Zeile 91:

	:Gruß --[[Benutzer:M-boettger\|M-boettger]] 20:16, 22. Jun. 2016 (CEST)		:Gruß --[[Benutzer:M-boettger\|M-boettger]] 20:16, 22. Jun. 2016 (CEST)

			::Die Micron-Module waren nicht defekt; die wurden allesamt einzeln durchgetestet. Danach in Kombinationen zu 2 und 3 Modulen. Es handelte sich genau wie bei Infineon-Modulen, die auch im 3er-Pack fehlerfrei funktionierten, um 16-Chip-Module mit 256 MiB Gesamtkapazität, ergo 128(!) MBit pro Chip. 256-MB-Module mit 64-Mbit-Chips, von denen es ja dann 32 bräuchte (→ 64x32/8=256), habe ich nie getestet oder gesehen. Also vergiss deine Betrachtungen! Ansonsten halte ich es schon für berichtenswert, dass es Speichercontroller für SDRAM gab, die allein wegen des Modulaufbaus mit bestimmten 128-MB- und 256-MB-SDRAM-Modulen nicht korrekt funktionierten, obwohl sie mit solchen Modul-Speicherkapazitäten eigentlich umgehen konnten. [http://www.pctipp.ch/tipps-tricks/kummerkasten/hardware/artikel/ram-sdram-wird-nur-zur-haelfte-erkannt-23355/] zufolge, betraf das auch den Speichercontroller des i810-Chipsatzes. Man kann hierin einen Mangel der Spezifikation sehen. Die Erklärung mit der "zu hohe[n] kapazitive[n] Last durch zu viele parallele Speicherzellen" bräuchte in der Tat einen Beleg. --[[Benutzer:TrueBlue\|TrueBlue]] ([[Benutzer Diskussion:TrueBlue\|Diskussion]]) 21:07, 22. Jun. 2016 (CEST)

M-boettger: /* Kompatibilitätsprobleme */

2016-06-22T18:24:50Z

Kompatibilitätsprobleme

← Nächstältere Version		Version vom 22. Juni 2016, 19:24 Uhr
Zeile 86:		Zeile 86:
	:In beiden Fällen und generell bei der Wahl der korrekten Module für das jeweilige Mainboard / den jeweiligen Chipsatz ist entscheidend, dass diese der Spezifikation des jeweiligen Herstellers entsprechen. Andere sind also nicht inkompatibel sondern schlichtweg nicht für den Betrieb mit diesem Chipsatz vorgesehen. Das trifft durch die Bank weg alle Chipsätze und alle DRAM-Varianten.		:In beiden Fällen und generell bei der Wahl der korrekten Module für das jeweilige Mainboard / den jeweiligen Chipsatz ist entscheidend, dass diese der Spezifikation des jeweiligen Herstellers entsprechen. Andere sind also nicht inkompatibel sondern schlichtweg nicht für den Betrieb mit diesem Chipsatz vorgesehen. Das trifft durch die Bank weg alle Chipsätze und alle DRAM-Varianten.

	:Wenn ich das also noch einmal zusammenfasse: Es kann keine Inkompatibilität vorliegen wenn lediglich das Einsatzgebiet nicht beachtet wurde. Andernfalls erweckt man den Eindruck, dass es technische Probleme gegeben habe nur weil das Wissen um diese Einschränkung bekannt war. Die im Absatz genannten Argumente sind in diesem Zusammenhang falsch und verschleiern, dass der Ersteller damals einfach nicht begründen konnte, warum die Module nicht funktionieren konnten. Es kann aber nicht zielführend sein alles was nicht funktioniert als inkompatibel einzustufen, vor allem wenn bekannt ist, dass es niemals funktionieren konnte.		:Wenn ich das also noch einmal zusammenfasse: Es kann keine Inkompatibilität vorliegen wenn lediglich das Einsatzgebiet nicht beachtet wurde. Andernfalls erweckt man den Eindruck, dass es technische Probleme gegeben habe nur weil das Wissen um diese Einschränkung nicht bekannt war. Die im Absatz genannten Argumente sind in diesem Zusammenhang falsch und verschleiern, dass der Ersteller damals einfach nicht begründen konnte, warum die Module nicht funktionieren konnten. Es kann aber nicht zielführend sein alles was nicht funktioniert als inkompatibel einzustufen, vor allem wenn bekannt ist, dass es niemals funktionieren konnte.

	:In deinem Fall kann ich dir sogar die Ursache(n) nennen: Entweder war tatsächlich ein Modul defekt oder (Datenblatt des Chipsatzes) "bank interleaving" war aktiv, was der Chipsatz nur mit zwei 256MB-Modulen bei 64MBit pro IC unterstützt, also mit max. 4 von 6 Banken.		:In deinem Fall kann ich dir sogar die Ursache(n) nennen: Entweder war tatsächlich ein Modul defekt oder (Datenblatt des Chipsatzes) "bank interleaving" war aktiv, was der Chipsatz nur mit zwei 256MB-Modulen bei 64MBit pro IC unterstützt, also mit max. 4 von 6 Banken.

M-boettger: /* Kompatibilitätsprobleme */

2016-06-22T18:16:41Z

Kompatibilitätsprobleme

← Nächstältere Version		Version vom 22. Juni 2016, 19:16 Uhr
Zeile 77:		Zeile 77:

	Neben den im Artikel bereits erwähnten Kompatibilitätsproblemen hatte der Speichercontroller des [[VIA_Apollo#Apollo_MVP3\|MVP3]] wahrscheinlich auch ein spezifisches Problem mit den "großen" Modulen oder Chips des Herstellers [[Micron Technology]]: Bei meinem Versuch, ein Mainboard vom Typ [[DFI (Unternehmen)\|DFI]] K6BV3+ auf 768 MB RAM aufzurüsten, traten im Test stets Speicherfehler auf, wenn ich dafür drei 256-MB-Micron-Module verwendete. Obwohl sowohl die interne Organisation als auch die bekannten Timings der Module passten. Die Speicherfehler verschwanden, wenn nur zwei oder nur ein 256-MB-Micron-Modul oder bis zu drei 256-MB-[[Infineon]]-Module gesteckt waren. --[[Benutzer:TrueBlue\|TrueBlue]] ([[Benutzer Diskussion:TrueBlue\|Diskussion]]) 17:19, 22. Jun. 2016 (CEST)		Neben den im Artikel bereits erwähnten Kompatibilitätsproblemen hatte der Speichercontroller des [[VIA_Apollo#Apollo_MVP3\|MVP3]] wahrscheinlich auch ein spezifisches Problem mit den "großen" Modulen oder Chips des Herstellers [[Micron Technology]]: Bei meinem Versuch, ein Mainboard vom Typ [[DFI (Unternehmen)\|DFI]] K6BV3+ auf 768 MB RAM aufzurüsten, traten im Test stets Speicherfehler auf, wenn ich dafür drei 256-MB-Micron-Module verwendete. Obwohl sowohl die interne Organisation als auch die bekannten Timings der Module passten. Die Speicherfehler verschwanden, wenn nur zwei oder nur ein 256-MB-Micron-Modul oder bis zu drei 256-MB-[[Infineon]]-Module gesteckt waren. --[[Benutzer:TrueBlue\|TrueBlue]] ([[Benutzer Diskussion:TrueBlue\|Diskussion]]) 17:19, 22. Jun. 2016 (CEST)

			:Hallo, deiner Argumentation kann ich leider nicht folgen. Die beschriebene Inkompatibilität bezieht sich auf die Aussage, dass es generell ein Problem mit bestimmten Speichermodulen bei SDRAM gibt. Das ist aber nicht korrekt. Hier wurde ignoriert, dass es pro Chipsatz vorgaben zu den zu verwendenden Modulen gibt. In Ermangelung dieses Wissens auf fehlende Kompatibilität zu schließen ist nicht objektiv.

			:Beispiel aus dem gleichen Thema: SDRAM gibt es wie beschrieben buffered, unbuffered, registered, mit ECC und ohne. Jeder Chipsatzhersteller gibt an, welche dieser Typen unterstützt werden. Zurück zum MVP3: Laut Datenblatt wird unbuffered SDRAM mit und ohne ECC unterstützt. Ist demnach ein registered ECC SDRAM inkompatibel oder wird er schlichtweg nicht unterstützt? Mein PKW fährt mit Benzin - 98 Oktan sind ok. Unterstützt mein Auto bloß keinen Diesel oder ist Diesel etwa inkompatibel mit meinem Auto?

			:Darüber hinaus werden in dem Absatz zusätzlich Argumente vorgebracht um die Inkompatibilität noch zusätzlich zu untermauern, obwohl bereits das Datenblatt des Chipsatzes deutlich aussagt, dass max. 768MB SDRAM unterstützt werden. "512-MB- und 1024-MB-Module funktionieren auf Hauptplatinen mit VIAs Apollo-MVP3-Chipsatz gar nicht. Ein Grund kann eine zu hohe kapazitive Last durch zu viele parallele Speicherzellen sein, die die Treiber überfordert und zu weichen Taktflanken führt." Das hat nichts mit überforderten Treibern zu tun. Er kann es einfach nicht! Genau das gleiche gilt für "Ein typisches Beispiel sind 256-MB-PC-133-Module auf Super-Sockel 7-Mainboards mit dem Chipsatz VIA Apollo MVP3. Während ältere DIMMs, doppelseitig mit jeweils acht 128-Mbit-Chips bestückt, auf solchen Hauptplatinen fehlerfrei arbeiten, funktionieren neuere, nur einseitig mit acht 256-Mbit-Chips bestückte 256-MB-Speichermodule nicht oder werden nur als 128-MB-DIMM erkannt." Geht ja auch nicht. Der Beschreibung nach hat dann jeder einzelne SDRAM-IC mehr als 64MBit Kapazität, was der Chipsatz nicht unterstützt.

			:In beiden Fällen und generell bei der Wahl der korrekten Module für das jeweilige Mainboard / den jeweiligen Chipsatz ist entscheidend, dass diese der Spezifikation des jeweiligen Herstellers entsprechen. Andere sind also nicht inkompatibel sondern schlichtweg nicht für den Betrieb mit diesem Chipsatz vorgesehen. Das trifft durch die Bank weg alle Chipsätze und alle DRAM-Varianten.

			:Wenn ich das also noch einmal zusammenfasse: Es kann keine Inkompatibilität vorliegen wenn lediglich das Einsatzgebiet nicht beachtet wurde. Andernfalls erweckt man den Eindruck, dass es technische Probleme gegeben habe nur weil das Wissen um diese Einschränkung bekannt war. Die im Absatz genannten Argumente sind in diesem Zusammenhang falsch und verschleiern, dass der Ersteller damals einfach nicht begründen konnte, warum die Module nicht funktionieren konnten. Es kann aber nicht zielführend sein alles was nicht funktioniert als inkompatibel einzustufen, vor allem wenn bekannt ist, dass es niemals funktionieren konnte.

			:In deinem Fall kann ich dir sogar die Ursache(n) nennen: Entweder war tatsächlich ein Modul defekt oder (Datenblatt des Chipsatzes) "bank interleaving" war aktiv, was der Chipsatz nur mit zwei 256MB-Modulen bei 64MBit pro IC unterstützt, also mit max. 4 von 6 Banken.

			:Gruß --[[Benutzer:M-boettger\|M-boettger]] 20:16, 22. Jun. 2016 (CEST)

TrueBlue: /* Kompatibilitätsprobleme */

2016-06-22T15:25:53Z

Kompatibilitätsprobleme

← Nächstältere Version		Version vom 22. Juni 2016, 16:25 Uhr
Zeile 76:		Zeile 76:
	== Kompatibilitätsprobleme ==		== Kompatibilitätsprobleme ==

	Neben den im Artikel bereits erwähnten Kompatibilitätsproblemen hatte der Speichercontroller des [[VIA_Apollo#Apollo_MVP3\|MVP3]] wahrscheinlich auch ein spezifisches Problem mit den "großen" Modulen oder Chips des Herstellers [[Micron Technology]]: Bei meinem Versuch, ein Mainboard vom Typ [[DFI (Unternehmen)\|DFI]] K6BV3+ auf 768 MB RAM aufzurüsten, traten im Test stets Speicherfehler auf, wenn ich dafür drei 256-MB-Micron-Module verwendete. Obwohl sowohl die interne Organisation als die bekannten Timings der Module passten. Die Speicherfehler verschwanden, wenn nur zwei oder nur ein 256-MB-Micron-Modul oder bis zu drei 256-MB-[[Infineon]]-Module gesteckt waren. --[[Benutzer:TrueBlue\|TrueBlue]] ([[Benutzer Diskussion:TrueBlue\|Diskussion]]) 17:19, 22. Jun. 2016 (CEST)		Neben den im Artikel bereits erwähnten Kompatibilitätsproblemen hatte der Speichercontroller des [[VIA_Apollo#Apollo_MVP3\|MVP3]] wahrscheinlich auch ein spezifisches Problem mit den "großen" Modulen oder Chips des Herstellers [[Micron Technology]]: Bei meinem Versuch, ein Mainboard vom Typ [[DFI (Unternehmen)\|DFI]] K6BV3+ auf 768 MB RAM aufzurüsten, traten im Test stets Speicherfehler auf, wenn ich dafür drei 256-MB-Micron-Module verwendete. Obwohl sowohl die interne Organisation als auch die bekannten Timings der Module passten. Die Speicherfehler verschwanden, wenn nur zwei oder nur ein 256-MB-Micron-Modul oder bis zu drei 256-MB-[[Infineon]]-Module gesteckt waren. --[[Benutzer:TrueBlue\|TrueBlue]] ([[Benutzer Diskussion:TrueBlue\|Diskussion]]) 17:19, 22. Jun. 2016 (CEST)

TrueBlue: Neuer Abschnitt /* Kompatibilitätsprobleme */

2016-06-22T15:19:11Z

Neuer Abschnitt Kompatibilitätsprobleme

← Nächstältere Version		Version vom 22. Juni 2016, 16:19 Uhr
Zeile 73:		Zeile 73:
	:::Wie es vergleichbar auch unter Intel-Chipsätze beschrieben wurde (jaja, keine Quelle, aber vielleicht ein Indiz mit Quellen :-))). Das heisst bis hierher, 168-polig gibts mit 3,3V und 5V, aber beides ist EDO, SDRAM hat das gleiche Pinout, ist aber immer mit 3,3V codiert, weil sonst koennte ja jemand auf den Gedanken kommen, da 5V-EDO's reinzustecken und sich wundern, das nix geht so wie er's gern hätt'. Nach den bisher genannten Verwendungsmöglichkeiten (PC oder PC) ist die Kerbenoption 5V also eigentlich keine, sondern lediglich eine Sicherungsmaßnahme gegen Mistbrauch (meine Mutmaßung :-)). Verschiedene Spannungen für Speicher und Prozessor können sicher vorkommen, müssten aber auch unterstützt werden, und das wäre am Anfang vermutlich nicht ganz einfach gewesen. Kam m.E. erst bei Taktfrequenzen jenseits der 60MHz aus thermischen Gründen in Anwendung. Bliebe noch heraus zu bekommen, ob die Option ''reserved'' irgendwo verwendet würde (Drucker?, Grafikkarte?) und natürlich das ominöse RFU, was aber vielleicht auch nur bei EDO 'ne Rolle gespielt haben könnte. --[[Spezial:Beiträge/87.144.251.1\|87.144.251.1]] 19:46, 15. Mär. 2014 (CET) P.S.: RFU vielleicht ''reserved for future use''? --[[Spezial:Beiträge/87.144.251.1\|87.144.251.1]] 20:03, 15. Mär. 2014 (CET)		:::Wie es vergleichbar auch unter Intel-Chipsätze beschrieben wurde (jaja, keine Quelle, aber vielleicht ein Indiz mit Quellen :-))). Das heisst bis hierher, 168-polig gibts mit 3,3V und 5V, aber beides ist EDO, SDRAM hat das gleiche Pinout, ist aber immer mit 3,3V codiert, weil sonst koennte ja jemand auf den Gedanken kommen, da 5V-EDO's reinzustecken und sich wundern, das nix geht so wie er's gern hätt'. Nach den bisher genannten Verwendungsmöglichkeiten (PC oder PC) ist die Kerbenoption 5V also eigentlich keine, sondern lediglich eine Sicherungsmaßnahme gegen Mistbrauch (meine Mutmaßung :-)). Verschiedene Spannungen für Speicher und Prozessor können sicher vorkommen, müssten aber auch unterstützt werden, und das wäre am Anfang vermutlich nicht ganz einfach gewesen. Kam m.E. erst bei Taktfrequenzen jenseits der 60MHz aus thermischen Gründen in Anwendung. Bliebe noch heraus zu bekommen, ob die Option ''reserved'' irgendwo verwendet würde (Drucker?, Grafikkarte?) und natürlich das ominöse RFU, was aber vielleicht auch nur bei EDO 'ne Rolle gespielt haben könnte. --[[Spezial:Beiträge/87.144.251.1\|87.144.251.1]] 19:46, 15. Mär. 2014 (CET) P.S.: RFU vielleicht ''reserved for future use''? --[[Spezial:Beiträge/87.144.251.1\|87.144.251.1]] 20:03, 15. Mär. 2014 (CET)
	::::[[en:DIMM\|Ja]]. Die Prozessorkernspannung und die Betriebsspannung für die Speicherchips (ob gesteckt oder aufgelötet) haben nichts miteinander zu tun. Ein Irrtum scheint möglich durch Auswahl der falschen Speicherart (3.3V-EDO-DIMM statt SDRAM-DIMM oder umgekehrt), denn offenbar fehlt den DIMMs die entsprechende Kodierung. --[[Benutzer:TrueBlue\|TrueBlue]] ([[Benutzer Diskussion:TrueBlue\|Diskussion]]) 20:14, 15. Mär. 2014 (CET)		::::[[en:DIMM\|Ja]]. Die Prozessorkernspannung und die Betriebsspannung für die Speicherchips (ob gesteckt oder aufgelötet) haben nichts miteinander zu tun. Ein Irrtum scheint möglich durch Auswahl der falschen Speicherart (3.3V-EDO-DIMM statt SDRAM-DIMM oder umgekehrt), denn offenbar fehlt den DIMMs die entsprechende Kodierung. --[[Benutzer:TrueBlue\|TrueBlue]] ([[Benutzer Diskussion:TrueBlue\|Diskussion]]) 20:14, 15. Mär. 2014 (CET)

			== Kompatibilitätsprobleme ==

			Neben den im Artikel bereits erwähnten Kompatibilitätsproblemen hatte der Speichercontroller des [[VIA_Apollo#Apollo_MVP3\|MVP3]] wahrscheinlich auch ein spezifisches Problem mit den "großen" Modulen oder Chips des Herstellers [[Micron Technology]]: Bei meinem Versuch, ein Mainboard vom Typ [[DFI (Unternehmen)\|DFI]] K6BV3+ auf 768 MB RAM aufzurüsten, traten im Test stets Speicherfehler auf, wenn ich dafür drei 256-MB-Micron-Module verwendete. Obwohl sowohl die interne Organisation als die bekannten Timings der Module passten. Die Speicherfehler verschwanden, wenn nur zwei oder nur ein 256-MB-Micron-Modul oder bis zu drei 256-MB-[[Infineon]]-Module gesteckt waren. --[[Benutzer:TrueBlue\|TrueBlue]] ([[Benutzer Diskussion:TrueBlue\|Diskussion]]) 17:19, 22. Jun. 2016 (CEST)