Design for Test - Versionsgeschichte

Aka: /* Built-in self-test */ Tippfehler entfernt

2025-04-19T13:05:17Z

← Nächstältere Version		Version vom 19. April 2025, 15:05 Uhr
Zeile 23:		Zeile 23:

	=== Built-in self-test ===		=== Built-in self-test ===
	Eine weitere Möglichkeit, die innere Struktur eines ICs zu testen, stellt ein eingebauter [[Built-in self-test\|~~Selbststest~~]] ({{enS\|Built-in self-test}}, kurz BIST) dar. Eine interne Schaltung erzeugt selbst Testsignale und vergleicht die Antwort mit vorgegebenen, korrekten Ergebnissen und liefert eine Go-/NoGo-Information an das ATE.		Eine weitere Möglichkeit, die innere Struktur eines ICs zu testen, stellt ein eingebauter [[Built-in self-test\|Selbsttest]] ({{enS\|Built-in self-test}}, kurz BIST) dar. Eine interne Schaltung erzeugt selbst Testsignale und vergleicht die Antwort mit vorgegebenen, korrekten Ergebnissen und liefert eine Go-/NoGo-Information an das ATE.

	== Test Umgebung ==		== Test Umgebung ==

Wosch21149: /* Built-in self-test */ Bisstrich -> Gedankenstrich

2025-04-01T06:12:58Z

Built-in self-test: Bisstrich -> Gedankenstrich

← Nächstältere Version		Version vom 1. April 2025, 08:12 Uhr
Zeile 23:		Zeile 23:

	=== Built-in self-test ===		=== Built-in self-test ===
	Eine weitere Möglichkeit, die innere Struktur eines ICs zu testen, stellt ein eingebauter [[Built-in self-test\|Selbststest]] ({{enS\|~~Built–in~~ ~~self–test~~}}, kurz BIST) dar. Eine interne Schaltung erzeugt selbst Testsignale und vergleicht die Antwort mit vorgegebenen, korrekten Ergebnissen und liefert eine Go-/NoGo-Information an das ATE.		Eine weitere Möglichkeit, die innere Struktur eines ICs zu testen, stellt ein eingebauter [[Built-in self-test\|Selbststest]] ({{enS\|Built-in self-test}}, kurz BIST) dar. Eine interne Schaltung erzeugt selbst Testsignale und vergleicht die Antwort mit vorgegebenen, korrekten Ergebnissen und liefert eine Go-/NoGo-Information an das ATE.

	== Test Umgebung ==		== Test Umgebung ==

Wosch21149: /* Built-in self-test */ Konsistente Darstellung

2025-04-01T06:06:33Z

Built-in self-test: Konsistente Darstellung

← Nächstältere Version		Version vom 1. April 2025, 08:06 Uhr
Zeile 23:		Zeile 23:

	=== Built-in self-test ===		=== Built-in self-test ===
	Eine weitere Möglichkeit, die innere Struktur eines ICs zu testen, stellt ein eingebauter [[Built-in self-test\|Selbststest]] ({{enS\|~~Built-in~~ ~~self test~~}}, kurz BIST) dar. Eine interne Schaltung erzeugt selbst Testsignale und vergleicht die Antwort mit vorgegebenen, korrekten Ergebnissen und liefert eine Go-/NoGo-Information an das ATE.		Eine weitere Möglichkeit, die innere Struktur eines ICs zu testen, stellt ein eingebauter [[Built-in self-test\|Selbststest]] ({{enS\|Built–in self–test}}, kurz BIST) dar. Eine interne Schaltung erzeugt selbst Testsignale und vergleicht die Antwort mit vorgegebenen, korrekten Ergebnissen und liefert eine Go-/NoGo-Information an das ATE.

	== Test Umgebung ==		== Test Umgebung ==

Wosch21149: /* Built-in self-test */ Erklärung BIST

2025-04-01T06:03:50Z

Built-in self-test: Erklärung BIST

← Nächstältere Version		Version vom 1. April 2025, 08:03 Uhr
Zeile 23:		Zeile 23:

	=== Built-in self-test ===		=== Built-in self-test ===
	Eine weitere Möglichkeit, die innere Struktur eines ICs zu testen, stellt ein eingebauter [[Built-in self-test\|Selbststest]] dar. Eine interne Schaltung erzeugt selbst Testsignale und vergleicht die Antwort mit vorgegebenen, korrekten Ergebnissen und liefert eine Go-/NoGo-Information an das ATE.		Eine weitere Möglichkeit, die innere Struktur eines ICs zu testen, stellt ein eingebauter [[Built-in self-test\|Selbststest]] ({{enS\|Built-in self test}}, kurz BIST) dar. Eine interne Schaltung erzeugt selbst Testsignale und vergleicht die Antwort mit vorgegebenen, korrekten Ergebnissen und liefert eine Go-/NoGo-Information an das ATE.

	== Test Umgebung ==		== Test Umgebung ==

Wosch21149: /* Einleitung */ Anpassung nach Verschiebung

2025-04-01T05:58:31Z

Einleitung: Anpassung nach Verschiebung

← Nächstältere Version		Version vom 1. April 2025, 07:58 Uhr
Zeile 1:		Zeile 1:
	'''Design for ~~testing~~''' oder '''Design for ~~testability~~''' ([[Englische Sprache\|englisch]] frei für ‚[[Produktentwicklung]] für Testfähigkeit‘), kurz '''DFT''', beschreibt eine Methode bei der [[Entwurf integrierter Schaltungen\|Entwicklung Integrierter Schaltungen]] (ICs), die sicherstellen soll, dass das fertige Produkt auf die korrekte [[Funktionalität (Produkt)\|Funktionalität]] [[Qualitätsprüfung\|getestet]] werden kann.		'''Design for Test''', '''Design for Testing''' oder '''Design for Testability''' ([[Englische Sprache\|englisch]] frei für ‚[[Produktentwicklung]] für Testfähigkeit‘), kurz '''DFT''', beschreibt eine Methode bei der [[Entwurf integrierter Schaltungen\|Entwicklung Integrierter Schaltungen]] (ICs), die sicherstellen soll, dass das fertige Produkt auf die korrekte [[Funktionalität (Produkt)\|Funktionalität]] [[Qualitätsprüfung\|getestet]] werden kann.

	== Hintergrund ==		== Hintergrund ==

Wosch21149: Wosch21149 verschob die Seite Design for testing nach Design for Test: Üblichere Bezeichnung

2025-04-01T05:57:27Z

Wosch21149 verschob die Seite Design for testing nach Design for Test: Üblichere Bezeichnung

← Nächstältere Version	Version vom 1. April 2025, 07:57 Uhr
(kein Unterschied)

Aka: /* VLSI-Testkonzepte */ Tippfehler entfernt, Bindestrich

2025-03-31T14:39:52Z

VLSI-Testkonzepte: Tippfehler entfernt, Bindestrich

← Nächstältere Version		Version vom 31. März 2025, 16:39 Uhr
Zeile 5:		Zeile 5:

	== VLSI-Testkonzepte ==		== VLSI-Testkonzepte ==
	Bei einfachen [[Digitaltechnik\|digitalen]] integrierten Schaltungen mit nur wenigen ({{enS\|small-scale integration}}, SSI) bis zu einigen hundert Transistoren ({{enS\|medium-scale integration}}, MSI) konnte noch von außen mehr oder weniger direkt über Pins auf die Funktionsblöcke zugegriffen und ein kompletter [[Funktionstest]] in kurzer Zeit durchgeführt werden. Bei VLSI-ICs wurden die internen Verschaltungen so komplex bei relativ geringer Anzahl der zur Verfügung stehenden PINs, dass ein kompletter Test der gewünschten Funktion sehr aufwendig oder sogar unmöglich war. Andere ~~Test–Konzepte~~ wurden notwendig.		Bei einfachen [[Digitaltechnik\|digitalen]] integrierten Schaltungen mit nur wenigen ({{enS\|small-scale integration}}, SSI) bis zu einigen hundert Transistoren ({{enS\|medium-scale integration}}, MSI) konnte noch von außen mehr oder weniger direkt über Pins auf die Funktionsblöcke zugegriffen und ein kompletter [[Funktionstest]] in kurzer Zeit durchgeführt werden. Bei VLSI-ICs wurden die internen Verschaltungen so komplex bei relativ geringer Anzahl der zur Verfügung stehenden PINs, dass ein kompletter Test der gewünschten Funktion sehr aufwendig oder sogar unmöglich war. Andere Test-Konzepte wurden notwendig.

	Statt eines Funktionaltests kann ein Test der Struktur durchgeführt werden, d. h. es wird getestet, ob alle Elemente wie [[Logikgatter]], Flipflops und Verbindungen vorhanden sind – und es nicht etwa zusätzliche Verbindungen wie [[Elektrischer Kurzschluss\|Kurzschlüsse]] gibt. Diese würden z. B. zu ''Stuck-at-Faults'' (dt. Haftfehler) führen, bei denen ein Signal fest auf ''0'' oder ''1'' liegt. Dabei geht man davon aus, dass, wenn alle Blöcke und die interne Verdrahtung in Ordnung sind, dann auch das ganze Bauteil funktional in Ordnung ist.		Statt eines Funktionaltests kann ein Test der Struktur durchgeführt werden, d. h. es wird getestet, ob alle Elemente wie [[Logikgatter]], Flipflops und Verbindungen vorhanden sind – und es nicht etwa zusätzliche Verbindungen wie [[Elektrischer Kurzschluss\|Kurzschlüsse]] gibt. Diese würden z. B. zu ''Stuck-at-Faults'' (dt. Haftfehler) führen, bei denen ein Signal fest auf ''0'' oder ''1'' liegt. Dabei geht man davon aus, dass, wenn alle Blöcke und die interne Verdrahtung in Ordnung sind, dann auch das ganze Bauteil funktional in Ordnung ist.

	Um die Testbarkeit ~~sicher zu stellen~~, sind zwei Punkte wichtig.<ref name="abramovici">{{Literatur \|Autor=Miron Abramovici, Melvin A. Breuer, Arthur D. Friedman \|Titel=Digital System Testing and Testable Design\|Verlag=[[IEEE-Press]] \|Ort=New York \|Datum=1990\|ISBN=0-7803-1062-4 \|Sprache=en \|Kommentar=AT&T}}{{rp\|343, 344}}</ref>		Um die Testbarkeit sicherzustellen, sind zwei Punkte wichtig.<ref name="abramovici">{{Literatur \|Autor=Miron Abramovici, Melvin A. Breuer, Arthur D. Friedman \|Titel=Digital System Testing and Testable Design\|Verlag=[[IEEE-Press]] \|Ort=New York \|Datum=1990\|ISBN=0-7803-1062-4 \|Sprache=en \|Kommentar=AT&T}}{{rp\|343, 344}}</ref>

	* [[Steuerbarkeit]] ({{enS\|controlability}})		* [[Steuerbarkeit]] ({{enS\|controlability}})

Invisigoth67: typo, form

2025-03-31T13:59:19Z

typo, form

← Nächstältere Version		Version vom 31. März 2025, 15:59 Uhr
Zeile 2:		Zeile 2:

	== Hintergrund ==		== Hintergrund ==
	Da sich die Anzahl der Transistoren auf ICs nach dem [[Mooresches Gesetz]] ca. alle 1–2 Jahre verdoppelt, mussten in den 1970er und 1980er Jahren Strategien entwickelt werden, wie derartige [[Integrationsgrad\|VLSI]]-Schaltungen effektiv entwickelt, produziert, die Funktionen [[Verifizierung und Validierung\|verifiziert]] und ~~gestestet~~ werden können. Maßgeblich vorangetrieben wurde die [[Electronic Design Automation]] durch das 1980 von [[Carver Mead]] vom [[California Institute of Technology]] und [[Lynn Conway]] vom [[Xerox PARC]] veröffentlichte Buch ''Introduction to VLSI Systems''.<ref>{{Literatur \|Autor=[[Carver Mead]], [[Lynn Conway]] \|Titel=Introduction to VLSI Systems \|Verlag=Addison-Wesley \|Ort=Reading, Mass. \|Datum=1980 \|ISBN=0-201-04358-0 \|Sprache=en }}</ref>		Da sich die Anzahl der Transistoren auf ICs nach dem [[Mooresches Gesetz]] ca. alle 1–2 Jahre verdoppelt, mussten in den 1970er und 1980er Jahren Strategien entwickelt werden, wie derartige [[Integrationsgrad\|VLSI]]-Schaltungen effektiv entwickelt, produziert, die Funktionen [[Verifizierung und Validierung\|verifiziert]] und getestet werden können. Maßgeblich vorangetrieben wurde die [[Electronic Design Automation]] durch das 1980 von [[Carver Mead]] vom [[California Institute of Technology]] und [[Lynn Conway]] vom [[Xerox PARC]] veröffentlichte Buch ''Introduction to VLSI Systems''.<ref>{{Literatur \|Autor=[[Carver Mead]], [[Lynn Conway]] \|Titel=Introduction to VLSI Systems \|Verlag=Addison-Wesley \|Ort=Reading, Mass. \|Datum=1980 \|ISBN=0-201-04358-0 \|Sprache=en }}</ref>

	== VLSI-Testkonzepte ==		== VLSI-Testkonzepte ==
	Bei einfachen [[Digitaltechnik\|~~digital~~]]en integrierten Schaltungen mit nur wenigen ({{enS\|small-scale integration}}, SSI) bis zu einigen hundert Transistoren ({{enS\|medium-scale integration}}, MSI) konnte noch von außen mehr oder weniger direkt über Pins auf die Funktionsblöcke zugegriffen und ein kompletter [[Funktionstest]] in kurzer Zeit durchgeführt werden. Bei VLSI-ICs wurden die internen Verschaltungen so komplex bei relativ geringer Anzahl der zur Verfügung stehenden PINs, dass ein kompletter Test der gewünschten Funktion sehr aufwendig oder sogar unmöglich war. Andere Test–Konzepte wurden notwendig.		Bei einfachen [[Digitaltechnik\|digitalen]] integrierten Schaltungen mit nur wenigen ({{enS\|small-scale integration}}, SSI) bis zu einigen hundert Transistoren ({{enS\|medium-scale integration}}, MSI) konnte noch von außen mehr oder weniger direkt über Pins auf die Funktionsblöcke zugegriffen und ein kompletter [[Funktionstest]] in kurzer Zeit durchgeführt werden. Bei VLSI-ICs wurden die internen Verschaltungen so komplex bei relativ geringer Anzahl der zur Verfügung stehenden PINs, dass ein kompletter Test der gewünschten Funktion sehr aufwendig oder sogar unmöglich war. Andere Test–Konzepte wurden notwendig.

	Statt eines Funktionaltests kann ein Test der Struktur durchgeführt werden, d. h. es wird getestet, ob alle Elemente wie [[Logikgatter]], Flipflops und Verbindungen vorhanden sind – und es nicht etwa zusätzliche Verbindungen wie [[Elektrischer Kurzschluss\|Kurzschlüsse]] gibt. Diese würden z. B. zu ''Stuck-at-Faults'' (dt. Haftfehler) führen, bei denen ein Signal fest auf ''0'' oder ''1'' liegt. Dabei geht man davon aus, dass, wenn alle Blöcke und die interne Verdrahtung in Ordnung sind, dann auch das ganze Bauteil funktional in Ordnung ist.		Statt eines Funktionaltests kann ein Test der Struktur durchgeführt werden, d. h. es wird getestet, ob alle Elemente wie [[Logikgatter]], Flipflops und Verbindungen vorhanden sind – und es nicht etwa zusätzliche Verbindungen wie [[Elektrischer Kurzschluss\|Kurzschlüsse]] gibt. Diese würden z. B. zu ''Stuck-at-Faults'' (dt. Haftfehler) führen, bei denen ein Signal fest auf ''0'' oder ''1'' liegt. Dabei geht man davon aus, dass, wenn alle Blöcke und die interne Verdrahtung in Ordnung sind, dann auch das ganze Bauteil funktional in Ordnung ist.
Zeile 17:		Zeile 17:
	:– heißt, dass die Information aller internen Knoten (durch das Testprogramm) ausgelesen werden kann		:– heißt, dass die Information aller internen Knoten (durch das Testprogramm) ausgelesen werden kann

	Hierzu werden zusätzliche Schaltungsteile gebraucht, die für die normale Funktion der Schaltung nicht nötig sind. D. h., um Design for Testing durchzuführen, sind [[Trade-off]]s notwendig, wie zusätzliche Chipfläche und Pins und eine evtl. dadurch bedingte längere Entwicklungszeit. Dieses führt auch zu einem ~~größerem~~ Stromverbrauch und – bedingt durch die größere Chipfläche – zu einer geringeren [[Ausbeute (Halbleitertechnik)\|Produktionsausbeute]].<ref name="abramovici" />{{rp\|344}}		Hierzu werden zusätzliche Schaltungsteile gebraucht, die für die normale Funktion der Schaltung nicht nötig sind. D. h., um Design for Testing durchzuführen, sind [[Trade-off]]s notwendig, wie zusätzliche Chipfläche und Pins und eine evtl. dadurch bedingte längere Entwicklungszeit. Dieses führt auch zu einem größeren Stromverbrauch und – bedingt durch die größere Chipfläche – zu einer geringeren [[Ausbeute (Halbleitertechnik)\|Produktionsausbeute]].<ref name="abramovici" />{{rp\|344}}

	=== Scan Test ===		=== Scan Test ===

Wosch21149: /* VLSI-Testkonzepte */ + BIST

2025-03-31T13:32:54Z

VLSI-Testkonzepte: + BIST

← Nächstältere Version		Version vom 31. März 2025, 15:32 Uhr
Zeile 21:		Zeile 21:
	=== Scan Test ===		=== Scan Test ===
	Eine bewährte Methode die Steuerbarkeit und Beobachtbarkeit zu erreichen, ist durch die Einrichtung eines Scan-Pfades ({{enS\|Scan-Path}}) einen [[Scan Test]] zu ermöglichen.<ref>{{Literatur \| Autor=T. Kobayashi, T. Matsue, and H. Shiba \| Titel=Flip-Flop Circuit with FLT Capability \| Sammelwerk=Proc.IECEO Conference \|Datum=1968 \| Seiten=962 \|Sprache=en}}</ref> Hierzu werden zum Testen alle internen [[Flipflops]] in Reihe geschaltet, gezielt geladen (vorgesetzt) und nach einem Arbeitsschritt wieder ausgelesen. Um einen ähnlichen Test auf Systemlevel zu ermöglichen, können alle Pins mit Flipflops für einen [[Boundary Scan]] versehen werden.		Eine bewährte Methode die Steuerbarkeit und Beobachtbarkeit zu erreichen, ist durch die Einrichtung eines Scan-Pfades ({{enS\|Scan-Path}}) einen [[Scan Test]] zu ermöglichen.<ref>{{Literatur \| Autor=T. Kobayashi, T. Matsue, and H. Shiba \| Titel=Flip-Flop Circuit with FLT Capability \| Sammelwerk=Proc.IECEO Conference \|Datum=1968 \| Seiten=962 \|Sprache=en}}</ref> Hierzu werden zum Testen alle internen [[Flipflops]] in Reihe geschaltet, gezielt geladen (vorgesetzt) und nach einem Arbeitsschritt wieder ausgelesen. Um einen ähnlichen Test auf Systemlevel zu ermöglichen, können alle Pins mit Flipflops für einen [[Boundary Scan]] versehen werden.

			=== Built-in self-test ===
			Eine weitere Möglichkeit, die innere Struktur eines ICs zu testen, stellt ein eingebauter [[Built-in self-test\|Selbststest]] dar. Eine interne Schaltung erzeugt selbst Testsignale und vergleicht die Antwort mit vorgegebenen, korrekten Ergebnissen und liefert eine Go-/NoGo-Information an das ATE.

	== Test Umgebung ==		== Test Umgebung ==

Wosch21149: Kategorien freigeschaltet

2025-03-31T13:22:36Z

Kategorien freigeschaltet

← Nächstältere Version		Version vom 31. März 2025, 15:22 Uhr
Zeile 36:		Zeile 36:
	<references />		<references />

	~~<!--~~[[Kategorie:Qualitätssicherung]]		[[Kategorie:Qualitätssicherung]]
	[[Kategorie:Systems Engineering]]~~-->~~		[[Kategorie:Systems Engineering]]

← Nächstältere Version		Version vom 31. März 2025, 16:39 Uhr
Zeile 5:		Zeile 5:

	== VLSI-Testkonzepte ==		== VLSI-Testkonzepte ==
	Bei einfachen [[Digitaltechnik\|digitalen]] integrierten Schaltungen mit nur wenigen ({{enS\|small-scale integration}}, SSI) bis zu einigen hundert Transistoren ({{enS\|medium-scale integration}}, MSI) konnte noch von außen mehr oder weniger direkt über Pins auf die Funktionsblöcke zugegriffen und ein kompletter [[Funktionstest]] in kurzer Zeit durchgeführt werden. Bei VLSI-ICs wurden die internen Verschaltungen so komplex bei relativ geringer Anzahl der zur Verfügung stehenden PINs, dass ein kompletter Test der gewünschten Funktion sehr aufwendig oder sogar unmöglich war. Andere ~~Test–Konzepte~~ wurden notwendig.		Bei einfachen [[Digitaltechnik\|digitalen]] integrierten Schaltungen mit nur wenigen ({{enS\|small-scale integration}}, SSI) bis zu einigen hundert Transistoren ({{enS\|medium-scale integration}}, MSI) konnte noch von außen mehr oder weniger direkt über Pins auf die Funktionsblöcke zugegriffen und ein kompletter [[Funktionstest]] in kurzer Zeit durchgeführt werden. Bei VLSI-ICs wurden die internen Verschaltungen so komplex bei relativ geringer Anzahl der zur Verfügung stehenden PINs, dass ein kompletter Test der gewünschten Funktion sehr aufwendig oder sogar unmöglich war. Andere Test-Konzepte wurden notwendig.

	Statt eines Funktionaltests kann ein Test der Struktur durchgeführt werden, d. h. es wird getestet, ob alle Elemente wie [[Logikgatter]], Flipflops und Verbindungen vorhanden sind – und es nicht etwa zusätzliche Verbindungen wie [[Elektrischer Kurzschluss\|Kurzschlüsse]] gibt. Diese würden z. B. zu ''Stuck-at-Faults'' (dt. Haftfehler) führen, bei denen ein Signal fest auf ''0'' oder ''1'' liegt. Dabei geht man davon aus, dass, wenn alle Blöcke und die interne Verdrahtung in Ordnung sind, dann auch das ganze Bauteil funktional in Ordnung ist.		Statt eines Funktionaltests kann ein Test der Struktur durchgeführt werden, d. h. es wird getestet, ob alle Elemente wie [[Logikgatter]], Flipflops und Verbindungen vorhanden sind – und es nicht etwa zusätzliche Verbindungen wie [[Elektrischer Kurzschluss\|Kurzschlüsse]] gibt. Diese würden z. B. zu ''Stuck-at-Faults'' (dt. Haftfehler) führen, bei denen ein Signal fest auf ''0'' oder ''1'' liegt. Dabei geht man davon aus, dass, wenn alle Blöcke und die interne Verdrahtung in Ordnung sind, dann auch das ganze Bauteil funktional in Ordnung ist.

	Um die Testbarkeit ~~sicher zu stellen~~, sind zwei Punkte wichtig.<ref name="abramovici">{{Literatur \|Autor=Miron Abramovici, Melvin A. Breuer, Arthur D. Friedman \|Titel=Digital System Testing and Testable Design\|Verlag=[[IEEE-Press]] \|Ort=New York \|Datum=1990\|ISBN=0-7803-1062-4 \|Sprache=en \|Kommentar=AT&T}}{{rp\|343, 344}}</ref>		Um die Testbarkeit sicherzustellen, sind zwei Punkte wichtig.<ref name="abramovici">{{Literatur \|Autor=Miron Abramovici, Melvin A. Breuer, Arthur D. Friedman \|Titel=Digital System Testing and Testable Design\|Verlag=[[IEEE-Press]] \|Ort=New York \|Datum=1990\|ISBN=0-7803-1062-4 \|Sprache=en \|Kommentar=AT&T}}{{rp\|343, 344}}</ref>

	* [[Steuerbarkeit]] ({{enS\|controlability}})		* [[Steuerbarkeit]] ({{enS\|controlability}})