Current Mode Logic - Versionsgeschichte

MarcoMA8: Defekter Weblink ersetzt

2023-11-14T17:14:19Z

Defekter Weblink ersetzt

← Nächstältere Version		Version vom 14. November 2023, 19:14 Uhr
Zeile 6:		Zeile 6:
	== Einzelnachweise ==		== Einzelnachweise ==
	<references>		<references>
	<ref name="an291">{{Internetquelle \| url= ~~http~~://~~pdfserv~~.~~maxim-ic~~.com/en/an/~~AN291~~.pdf \| titel= Introduction to LVDS, PECL, and CML (HFAN-1.0) \| hrsg= Maxim Integrated Circuits \| datum= ~~April~~ ~~2008~~ \| ~~zugriff~~= ~~2014-04-30~~ \| archiv-url= ~~https://web.archive.org/web/20120210194959/http://pdfserv.maxim-ic.com/en/an/AN291.pdf~~ \| archiv-datum= ~~2012-02-10~~ \| ~~offline= ja \|~~ archiv-bot= ~~2022~~-10-~~20 10:07:27 InternetArchiveBot~~ }}</ref>		<ref name="an291">{{Internetquelle \|url=https://www.analog.com/media/en/technical-documentation/app-notes/hfan010-introduction-to-lvds-pecl-and-cml.pdf \|titel=Introduction to LVDS, PECL, and CML (HFAN-1.0) \|werk=analog.com \|hrsg=Maxim Integrated Circuits \|datum=2008-04 \|format=PDF; 118 kB \|sprache=en \|offline= \|archiv-url= \|archiv-datum= \|archiv-bot= \|zugriff=2023-11-14}}</ref>
	<ref name="JESD204">{{Internetquelle \| url= http://www.jedec.org/sites/default/files/docs/JESD204B.pdf \| titel= Serial Interface for Data Converters, JEDEC-Standard JESD204 \|kommentar = beschränkter Zugang \| hrsg= JEDEC \| datum= April 2006 \| zugriff=2014-04-30}}</ref>		<ref name="JESD204">{{Internetquelle \| url= http://www.jedec.org/sites/default/files/docs/JESD204B.pdf \| titel= Serial Interface for Data Converters, JEDEC-Standard JESD204 \|kommentar = beschränkter Zugang \| hrsg= JEDEC \| datum= April 2006 \| zugriff=2014-04-30}}</ref>
	<ref name="surv1">{{Internetquelle \| url = http://www.analog.com/static/imported-files/tech_articles/JESD204B-Survival-Guide.pdf \| titel = JESD204B Survival Guide \| hrsg= Analog Devices - Technical Article \| zugriff=2014-04-30}}</ref>		<ref name="surv1">{{Internetquelle \| url = http://www.analog.com/static/imported-files/tech_articles/JESD204B-Survival-Guide.pdf \| titel = JESD204B Survival Guide \| hrsg= Analog Devices - Technical Article \| zugriff=2014-04-30}}</ref>

InternetArchiveBot: InternetArchiveBot hat 1 Archivlink(s) ergänzt und 0 Link(s) als defekt/tot markiert.) #IABot (v2.0.9.2

2022-10-20T10:07:27Z

InternetArchiveBot hat 1 Archivlink(s) ergänzt und 0 Link(s) als defekt/tot markiert.) #IABot (v2.0.9.2

← Nächstältere Version		Version vom 20. Oktober 2022, 12:07 Uhr
Zeile 6:		Zeile 6:
	== Einzelnachweise ==		== Einzelnachweise ==
	<references>		<references>
	<ref name="an291">{{Internetquelle \| url= http://pdfserv.maxim-ic.com/en/an/AN291.pdf \| titel= Introduction to LVDS, PECL, and CML (HFAN-1.0) \| hrsg= Maxim Integrated Circuits \| datum= April 2008 \| zugriff=2014-04-30}}</ref>		<ref name="an291">{{Internetquelle \| url= http://pdfserv.maxim-ic.com/en/an/AN291.pdf \| titel= Introduction to LVDS, PECL, and CML (HFAN-1.0) \| hrsg= Maxim Integrated Circuits \| datum= April 2008 \| zugriff= 2014-04-30 \| archiv-url= https://web.archive.org/web/20120210194959/http://pdfserv.maxim-ic.com/en/an/AN291.pdf \| archiv-datum= 2012-02-10 \| offline= ja \| archiv-bot= 2022-10-20 10:07:27 InternetArchiveBot }}</ref>
	<ref name="JESD204">{{Internetquelle \| url= http://www.jedec.org/sites/default/files/docs/JESD204B.pdf \| titel= Serial Interface for Data Converters, JEDEC-Standard JESD204 \|kommentar = beschränkter Zugang \| hrsg= JEDEC \| datum= April 2006 \| zugriff=2014-04-30}}</ref>		<ref name="JESD204">{{Internetquelle \| url= http://www.jedec.org/sites/default/files/docs/JESD204B.pdf \| titel= Serial Interface for Data Converters, JEDEC-Standard JESD204 \|kommentar = beschränkter Zugang \| hrsg= JEDEC \| datum= April 2006 \| zugriff=2014-04-30}}</ref>
	<ref name="surv1">{{Internetquelle \| url = http://www.analog.com/static/imported-files/tech_articles/JESD204B-Survival-Guide.pdf \| titel = JESD204B Survival Guide \| hrsg= Analog Devices - Technical Article \| zugriff=2014-04-30}}</ref>		<ref name="surv1">{{Internetquelle \| url = http://www.analog.com/static/imported-files/tech_articles/JESD204B-Survival-Guide.pdf \| titel = JESD204B Survival Guide \| hrsg= Analog Devices - Technical Article \| zugriff=2014-04-30}}</ref>

Wikinger08: /* Einleitung */

2020-06-30T09:03:48Z

Einleitung

← Nächstältere Version		Version vom 30. Juni 2020, 11:03 Uhr
Zeile 1:		Zeile 1:
	[[Datei:CML output stage.svg\|thumb\|right\|Eine Ausgangsstufe in CML]]		[[Datei:CML output stage.svg\|thumb\|right\|Eine Ausgangsstufe in CML]]
	Bei dem englischen Begriff {{lang\|en\|'''Current Mode Logic'''}} (kurz: '''CML''', deutsch ''Stromschaltlogik''), auch {{enS\|'''Source Coupled Logic'''}} (kurz: '''SCL''', ~~dt.~~ in etwa ''[[Feldeffekttransistor\|Source]]-gekoppelte Logik''), handelt es sich in der [[Digitaltechnik]] um einen Schnittstellen-[[Standard]] für kabelbasierende Hochgeschwindigkeits-[[Datenübertragung]]en mit [[Bitrate]]n zwischen 312,5 MBit/s bis 12,5 GBit/s. CML ist mit dem Übertragungsstandard [[Low Voltage Differential Signaling]] (LVDS) vergleichbar, weist allerdings für die verwendeten [[Kupferkabel]] einen fix definierten [[Leitungswellenwiderstand]] von 50 Ω auf.<ref name="an291"/> CML ist standardisiert im [[JEDEC]]-Standard JESD204.<ref name="JESD204"/>		Bei dem englischen Begriff {{lang\|en\|'''Current Mode Logic'''}} (kurz: '''CML''', deutsch ''Stromschaltlogik''), auch {{enS\|'''Source Coupled Logic'''}} (kurz: '''SCL''', deutsch in etwa ''[[Feldeffekttransistor\|Source]]-gekoppelte Logik''), handelt es sich in der [[Digitaltechnik]] um einen Schnittstellen-[[Standard]] für kabelbasierende Hochgeschwindigkeits-[[Datenübertragung]]en mit [[Bitrate]]n zwischen 312,5 MBit/s bis 12,5 GBit/s. CML ist mit dem Übertragungsstandard [[Low Voltage Differential Signaling]] (LVDS) vergleichbar, weist allerdings für die verwendeten [[Kupferkabel]] einen fix definierten [[Leitungswellenwiderstand]] von 50 Ω auf.<ref name="an291"/> CML ist standardisiert im [[JEDEC]]-Standard JESD204.<ref name="JESD204"/>

	Im Rahmen von Netzwerkprotokollschicht-Modellen beschreibt CML die unterste [[OSI-Modell#Schicht 1 – Bitübertragungsschicht\|physische Bitübertragungsschicht]], nicht die darauf aufsetzenden höheren [[Netzwerkprotokoll\|Protokoll]]-Schichten. CML findet Einsatz unter anderem bei [[Digital-Analog-Umsetzer]]n und [[Analog-Digital-Umsetzer]]n mit hohen [[Datenrate]]n zur Datenanbindung an digitale Logikschaltungen wie [[Field Programmable Gate Array]]s (FPGAs).<ref name="surv1"/> Weitere Anwendungen sind Schnittstellen, die auf dem [[Transition-Minimized Differential Signaling]] (TMDS) basieren. Beispiele dafür sind [[Digital Visual Interface]] (DVI) und [[High-Definition Multimedia Interface]] (HDMI).<ref name="sili1"/> CML verwendet eine [[differenzielle Übertragung]] auf Leitungen definierter [[Wellenimpedanz]]. Als aktive Bauelemente kommen [[Bipolartransistor]]en im linearen Betriebsbereich zum Einsatz; die Spannungsdifferenz zwischen den beiden Leitungen beträgt im Nennwert 800 mV.		Im Rahmen von Netzwerkprotokollschicht-Modellen beschreibt CML die unterste [[OSI-Modell#Schicht 1 – Bitübertragungsschicht\|physische Bitübertragungsschicht]], nicht die darauf aufsetzenden höheren [[Netzwerkprotokoll\|Protokoll]]-Schichten. CML findet Einsatz unter anderem bei [[Digital-Analog-Umsetzer]]n und [[Analog-Digital-Umsetzer]]n mit hohen [[Datenrate]]n zur Datenanbindung an digitale Logikschaltungen wie [[Field Programmable Gate Array]]s (FPGAs).<ref name="surv1"/> Weitere Anwendungen sind Schnittstellen, die auf dem [[Transition-Minimized Differential Signaling]] (TMDS) basieren. Beispiele dafür sind [[Digital Visual Interface]] (DVI) und [[High-Definition Multimedia Interface]] (HDMI).<ref name="sili1"/> CML verwendet eine [[differenzielle Übertragung]] auf Leitungen definierter [[Wellenimpedanz]]. Als aktive Bauelemente kommen [[Bipolartransistor]]en im linearen Betriebsbereich zum Einsatz; die Spannungsdifferenz zwischen den beiden Leitungen beträgt im Nennwert 800 mV.

Wikinger08: /* Einleitung */

2020-06-30T09:03:02Z

Einleitung

← Nächstältere Version		Version vom 30. Juni 2020, 11:03 Uhr
Zeile 1:		Zeile 1:
	[[Datei:CML output stage.svg\|thumb\|right\|Eine Ausgangsstufe in CML]]		[[Datei:CML output stage.svg\|thumb\|right\|Eine Ausgangsstufe in CML]]
	Bei dem englischen Begriff {{~~enS~~\|'''Current Mode Logic'''}} (kurz: '''CML''', deutsch ''Stromschaltlogik''), auch {{enS\|'''Source Coupled Logic'''}} (kurz: '''SCL''', dt. in etwa ''[[Feldeffekttransistor\|Source]]-gekoppelte Logik''), handelt es sich in der [[Digitaltechnik]] um einen Schnittstellen-[[Standard]] für kabelbasierende Hochgeschwindigkeits-[[Datenübertragung]]en mit [[Bitrate]]n zwischen 312,5 MBit/s bis 12,5 GBit/s. CML ist mit dem Übertragungsstandard [[Low Voltage Differential Signaling]] (LVDS) vergleichbar, weist allerdings für die verwendeten [[Kupferkabel]] einen fix definierten [[Leitungswellenwiderstand]] von 50 Ω auf.<ref name="an291"/> CML ist standardisiert im [[JEDEC]]-Standard JESD204.<ref name="JESD204"/>		Bei dem englischen Begriff {{lang\|en\|'''Current Mode Logic'''}} (kurz: '''CML''', deutsch ''Stromschaltlogik''), auch {{enS\|'''Source Coupled Logic'''}} (kurz: '''SCL''', dt. in etwa ''[[Feldeffekttransistor\|Source]]-gekoppelte Logik''), handelt es sich in der [[Digitaltechnik]] um einen Schnittstellen-[[Standard]] für kabelbasierende Hochgeschwindigkeits-[[Datenübertragung]]en mit [[Bitrate]]n zwischen 312,5 MBit/s bis 12,5 GBit/s. CML ist mit dem Übertragungsstandard [[Low Voltage Differential Signaling]] (LVDS) vergleichbar, weist allerdings für die verwendeten [[Kupferkabel]] einen fix definierten [[Leitungswellenwiderstand]] von 50 Ω auf.<ref name="an291"/> CML ist standardisiert im [[JEDEC]]-Standard JESD204.<ref name="JESD204"/>

	Im Rahmen von Netzwerkprotokollschicht-Modellen beschreibt CML die unterste [[OSI-Modell#Schicht 1 – Bitübertragungsschicht\|physische Bitübertragungsschicht]], nicht die darauf aufsetzenden höheren [[Netzwerkprotokoll\|Protokoll]]-Schichten. CML findet Einsatz unter anderem bei [[Digital-Analog-Umsetzer]]n und [[Analog-Digital-Umsetzer]]n mit hohen [[Datenrate]]n zur Datenanbindung an digitale Logikschaltungen wie [[Field Programmable Gate Array]]s (FPGAs).<ref name="surv1"/> Weitere Anwendungen sind Schnittstellen, die auf dem [[Transition-Minimized Differential Signaling]] (TMDS) basieren. Beispiele dafür sind [[Digital Visual Interface]] (DVI) und [[High-Definition Multimedia Interface]] (HDMI).<ref name="sili1"/> CML verwendet eine [[differenzielle Übertragung]] auf Leitungen definierter [[Wellenimpedanz]]. Als aktive Bauelemente kommen [[Bipolartransistor]]en im linearen Betriebsbereich zum Einsatz; die Spannungsdifferenz zwischen den beiden Leitungen beträgt im Nennwert 800 mV.		Im Rahmen von Netzwerkprotokollschicht-Modellen beschreibt CML die unterste [[OSI-Modell#Schicht 1 – Bitübertragungsschicht\|physische Bitübertragungsschicht]], nicht die darauf aufsetzenden höheren [[Netzwerkprotokoll\|Protokoll]]-Schichten. CML findet Einsatz unter anderem bei [[Digital-Analog-Umsetzer]]n und [[Analog-Digital-Umsetzer]]n mit hohen [[Datenrate]]n zur Datenanbindung an digitale Logikschaltungen wie [[Field Programmable Gate Array]]s (FPGAs).<ref name="surv1"/> Weitere Anwendungen sind Schnittstellen, die auf dem [[Transition-Minimized Differential Signaling]] (TMDS) basieren. Beispiele dafür sind [[Digital Visual Interface]] (DVI) und [[High-Definition Multimedia Interface]] (HDMI).<ref name="sili1"/> CML verwendet eine [[differenzielle Übertragung]] auf Leitungen definierter [[Wellenimpedanz]]. Als aktive Bauelemente kommen [[Bipolartransistor]]en im linearen Betriebsbereich zum Einsatz; die Spannungsdifferenz zwischen den beiden Leitungen beträgt im Nennwert 800 mV.

Wikinger08: Linkfix

2020-06-30T09:02:21Z

Linkfix

← Nächstältere Version		Version vom 30. Juni 2020, 11:02 Uhr
Zeile 1:		Zeile 1:
	[[Datei:CML output stage.svg\|thumb\|right\|Eine Ausgangsstufe in CML]]		[[Datei:CML output stage.svg\|thumb\|right\|Eine Ausgangsstufe in CML]]
	Bei dem englischen Begriff {{~~lang\|en~~\|'''Current Mode Logic'''}} (kurz: '''CML''', ~~dt.~~ ''Stromschaltlogik''), auch {{~~lang\|en~~\|'''Source Coupled Logic'''}} (kurz: '''SCL''', dt. in etwa ''[[Feldeffekttransistor\|Source]]-gekoppelte Logik''), handelt es sich in der [[Digitaltechnik]] um einen Schnittstellen-[[Standard]] für kabelbasierende Hochgeschwindigkeits-[[Datenübertragung]]en mit [[Bitrate]]n zwischen 312,5 MBit/s bis 12,5 GBit/s. CML ist mit dem Übertragungsstandard [[Low Voltage Differential Signaling]] (LVDS) vergleichbar, weist allerdings für die verwendeten [[Kupferkabel]] einen fix definierten [[Leitungswellenwiderstand]] von 50 Ω auf.<ref name="an291"/> CML ist standardisiert im [[JEDEC]]-Standard JESD204.<ref name="JESD204"/>		Bei dem englischen Begriff {{enS\|'''Current Mode Logic'''}} (kurz: '''CML''', deutsch ''Stromschaltlogik''), auch {{enS\|'''Source Coupled Logic'''}} (kurz: '''SCL''', dt. in etwa ''[[Feldeffekttransistor\|Source]]-gekoppelte Logik''), handelt es sich in der [[Digitaltechnik]] um einen Schnittstellen-[[Standard]] für kabelbasierende Hochgeschwindigkeits-[[Datenübertragung]]en mit [[Bitrate]]n zwischen 312,5 MBit/s bis 12,5 GBit/s. CML ist mit dem Übertragungsstandard [[Low Voltage Differential Signaling]] (LVDS) vergleichbar, weist allerdings für die verwendeten [[Kupferkabel]] einen fix definierten [[Leitungswellenwiderstand]] von 50 Ω auf.<ref name="an291"/> CML ist standardisiert im [[JEDEC]]-Standard JESD204.<ref name="JESD204"/>

	Im Rahmen von Netzwerkprotokollschicht-Modellen beschreibt CML die unterste [[OSI-Modell#Schicht 1 – Bitübertragungsschicht\|physische Bitübertragungsschicht]], nicht die darauf aufsetzenden höheren [[Protokoll]]-Schichten. CML findet Einsatz unter anderem bei [[Digital-Analog-Umsetzer]]n und [[Analog-Digital-Umsetzer]]n mit hohen [[Datenrate]]n zur Datenanbindung an digitale Logikschaltungen wie [[Field Programmable Gate Array]]s (FPGAs).<ref name="surv1"/> Weitere Anwendungen sind Schnittstellen, die auf dem [[Transition-Minimized Differential Signaling]] (TMDS) basieren. Beispiele dafür sind [[Digital Visual Interface]] (DVI) und [[High-Definition Multimedia Interface]] (HDMI).<ref name="sili1"/> CML verwendet eine [[differenzielle Übertragung]] auf Leitungen definierter [[Wellenimpedanz]]. Als aktive Bauelemente kommen [[Bipolartransistor]]en im linearen Betriebsbereich zum Einsatz; die Spannungsdifferenz zwischen den beiden Leitungen beträgt im Nennwert 800 mV.		Im Rahmen von Netzwerkprotokollschicht-Modellen beschreibt CML die unterste [[OSI-Modell#Schicht 1 – Bitübertragungsschicht\|physische Bitübertragungsschicht]], nicht die darauf aufsetzenden höheren [[Netzwerkprotokoll\|Protokoll]]-Schichten. CML findet Einsatz unter anderem bei [[Digital-Analog-Umsetzer]]n und [[Analog-Digital-Umsetzer]]n mit hohen [[Datenrate]]n zur Datenanbindung an digitale Logikschaltungen wie [[Field Programmable Gate Array]]s (FPGAs).<ref name="surv1"/> Weitere Anwendungen sind Schnittstellen, die auf dem [[Transition-Minimized Differential Signaling]] (TMDS) basieren. Beispiele dafür sind [[Digital Visual Interface]] (DVI) und [[High-Definition Multimedia Interface]] (HDMI).<ref name="sili1"/> CML verwendet eine [[differenzielle Übertragung]] auf Leitungen definierter [[Wellenimpedanz]]. Als aktive Bauelemente kommen [[Bipolartransistor]]en im linearen Betriebsbereich zum Einsatz; die Spannungsdifferenz zwischen den beiden Leitungen beträgt im Nennwert 800 mV.

	== Einzelnachweise ==		== Einzelnachweise ==

Pemu: Halt, stehenbleiben – Impedanzkontrolle!

2015-12-09T11:02:57Z

Halt, stehenbleiben – Impedanzkontrolle!

← Nächstältere Version		Version vom 9. Dezember 2015, 13:02 Uhr
Zeile 2:		Zeile 2:
	Bei dem englischen Begriff {{lang\|en\|'''Current Mode Logic'''}} (kurz: '''CML''', dt. ''Stromschaltlogik''), auch {{lang\|en\|'''Source Coupled Logic'''}} (kurz: '''SCL''', dt. in etwa ''[[Feldeffekttransistor\|Source]]-gekoppelte Logik''), handelt es sich in der [[Digitaltechnik]] um einen Schnittstellen-[[Standard]] für kabelbasierende Hochgeschwindigkeits-[[Datenübertragung]]en mit [[Bitrate]]n zwischen 312,5 MBit/s bis 12,5 GBit/s. CML ist mit dem Übertragungsstandard [[Low Voltage Differential Signaling]] (LVDS) vergleichbar, weist allerdings für die verwendeten [[Kupferkabel]] einen fix definierten [[Leitungswellenwiderstand]] von 50 Ω auf.<ref name="an291"/> CML ist standardisiert im [[JEDEC]]-Standard JESD204.<ref name="JESD204"/>		Bei dem englischen Begriff {{lang\|en\|'''Current Mode Logic'''}} (kurz: '''CML''', dt. ''Stromschaltlogik''), auch {{lang\|en\|'''Source Coupled Logic'''}} (kurz: '''SCL''', dt. in etwa ''[[Feldeffekttransistor\|Source]]-gekoppelte Logik''), handelt es sich in der [[Digitaltechnik]] um einen Schnittstellen-[[Standard]] für kabelbasierende Hochgeschwindigkeits-[[Datenübertragung]]en mit [[Bitrate]]n zwischen 312,5 MBit/s bis 12,5 GBit/s. CML ist mit dem Übertragungsstandard [[Low Voltage Differential Signaling]] (LVDS) vergleichbar, weist allerdings für die verwendeten [[Kupferkabel]] einen fix definierten [[Leitungswellenwiderstand]] von 50 Ω auf.<ref name="an291"/> CML ist standardisiert im [[JEDEC]]-Standard JESD204.<ref name="JESD204"/>

	~~CML~~ beschreibt die [[OSI-Modell#Schicht 1 – Bitübertragungsschicht\|physische Bitübertragungsschicht]], nicht die ~~höheren~~ darauf aufsetzenden [[Protokoll]]-Schichten, ~~und~~ ~~wird~~ unter anderem bei [[Digital-Analog-Umsetzer]]n und [[Analog-Digital-Umsetzer]]n mit hohen [[~~Bandbreite~~]]n zur Datenanbindung an digitale Logikschaltungen wie [[Field Programmable Gate Array]]s (FPGAs) ~~verwendet~~.<ref name="surv1"/> Weitere ~~Anwendung~~ sind Schnittstellen ~~basierend~~ auf dem [[Transition-Minimized Differential Signaling]] (TMDS), ~~wie~~ ~~sie~~ im ~~Rahmen des~~ [[Digital Visual Interface]] (DVI) ~~oder~~ [[High-Definition Multimedia Interface]] (HDMI) ~~verwendet werden~~.<ref name="sili1"/> CML verwendet eine ~~impedanzkontrollierte,~~ [[differenzielle Übertragung]], ~~als~~ aktive Bauelemente kommen [[Bipolartransistor]]en im linearen Betriebsbereich zum Einsatz, die Spannungsdifferenz zwischen den beiden Leitungen beträgt im Nennwert 800 mV.		Im Rahmen von Netzwerkprotokollschicht-Modellen beschreibt CML die unterste [[OSI-Modell#Schicht 1 – Bitübertragungsschicht\|physische Bitübertragungsschicht]], nicht die darauf aufsetzenden höheren [[Protokoll]]-Schichten. CML findet Einsatz unter anderem bei [[Digital-Analog-Umsetzer]]n und [[Analog-Digital-Umsetzer]]n mit hohen [[Datenrate]]n zur Datenanbindung an digitale Logikschaltungen wie [[Field Programmable Gate Array]]s (FPGAs).<ref name="surv1"/> Weitere Anwendungen sind Schnittstellen, die auf dem [[Transition-Minimized Differential Signaling]] (TMDS) basieren. Beispiele dafür sind [[Digital Visual Interface]] (DVI) und [[High-Definition Multimedia Interface]] (HDMI).<ref name="sili1"/> CML verwendet eine [[differenzielle Übertragung]] auf Leitungen definierter [[Wellenimpedanz]]. Als aktive Bauelemente kommen [[Bipolartransistor]]en im linearen Betriebsbereich zum Einsatz; die Spannungsdifferenz zwischen den beiden Leitungen beträgt im Nennwert 800 mV.

	== Einzelnachweise ==		== Einzelnachweise ==

Wdwd: TMDS als Anwendung erwähnt.

2015-02-19T19:24:21Z

TMDS als Anwendung erwähnt.

← Nächstältere Version		Version vom 19. Februar 2015, 21:24 Uhr
Zeile 2:		Zeile 2:
	Bei dem englischen Begriff {{lang\|en\|'''Current Mode Logic'''}} (kurz: '''CML''', dt. ''Stromschaltlogik''), auch {{lang\|en\|'''Source Coupled Logic'''}} (kurz: '''SCL''', dt. in etwa ''[[Feldeffekttransistor\|Source]]-gekoppelte Logik''), handelt es sich in der [[Digitaltechnik]] um einen Schnittstellen-[[Standard]] für kabelbasierende Hochgeschwindigkeits-[[Datenübertragung]]en mit [[Bitrate]]n zwischen 312,5 MBit/s bis 12,5 GBit/s. CML ist mit dem Übertragungsstandard [[Low Voltage Differential Signaling]] (LVDS) vergleichbar, weist allerdings für die verwendeten [[Kupferkabel]] einen fix definierten [[Leitungswellenwiderstand]] von 50 Ω auf.<ref name="an291"/> CML ist standardisiert im [[JEDEC]]-Standard JESD204.<ref name="JESD204"/>		Bei dem englischen Begriff {{lang\|en\|'''Current Mode Logic'''}} (kurz: '''CML''', dt. ''Stromschaltlogik''), auch {{lang\|en\|'''Source Coupled Logic'''}} (kurz: '''SCL''', dt. in etwa ''[[Feldeffekttransistor\|Source]]-gekoppelte Logik''), handelt es sich in der [[Digitaltechnik]] um einen Schnittstellen-[[Standard]] für kabelbasierende Hochgeschwindigkeits-[[Datenübertragung]]en mit [[Bitrate]]n zwischen 312,5 MBit/s bis 12,5 GBit/s. CML ist mit dem Übertragungsstandard [[Low Voltage Differential Signaling]] (LVDS) vergleichbar, weist allerdings für die verwendeten [[Kupferkabel]] einen fix definierten [[Leitungswellenwiderstand]] von 50 Ω auf.<ref name="an291"/> CML ist standardisiert im [[JEDEC]]-Standard JESD204.<ref name="JESD204"/>

	CML beschreibt die [[OSI-Modell#Schicht 1 – Bitübertragungsschicht\|physische Bitübertragungsschicht]], nicht die höheren darauf aufsetzenden [[Protokoll]]-Schichten, und wird unter anderem bei [[Digital-Analog-Umsetzer]]n und [[Analog-Digital-Umsetzer]]n mit hohen [[Bandbreite]]n zur Datenanbindung an digitale Logikschaltungen wie [[Field Programmable Gate Array]]s (FPGAs) verwendet.<ref name="surv1"/> CML verwendet eine impedanzkontrollierte, [[differenzielle Übertragung]], als aktive Bauelemente kommen [[Bipolartransistor]]en im linearen Betriebsbereich zum Einsatz, die Spannungsdifferenz zwischen den beiden Leitungen beträgt im Nennwert 800 mV.		CML beschreibt die [[OSI-Modell#Schicht 1 – Bitübertragungsschicht\|physische Bitübertragungsschicht]], nicht die höheren darauf aufsetzenden [[Protokoll]]-Schichten, und wird unter anderem bei [[Digital-Analog-Umsetzer]]n und [[Analog-Digital-Umsetzer]]n mit hohen [[Bandbreite]]n zur Datenanbindung an digitale Logikschaltungen wie [[Field Programmable Gate Array]]s (FPGAs) verwendet.<ref name="surv1"/> Weitere Anwendung sind Schnittstellen basierend auf dem [[Transition-Minimized Differential Signaling]] (TMDS), wie sie im Rahmen des [[Digital Visual Interface]] (DVI) oder [[High-Definition Multimedia Interface]] (HDMI) verwendet werden.<ref name="sili1"/> CML verwendet eine impedanzkontrollierte, [[differenzielle Übertragung]], als aktive Bauelemente kommen [[Bipolartransistor]]en im linearen Betriebsbereich zum Einsatz, die Spannungsdifferenz zwischen den beiden Leitungen beträgt im Nennwert 800 mV.

	== Einzelnachweise ==		== Einzelnachweise ==
Zeile 9:		Zeile 9:
	<ref name="JESD204">{{Internetquelle \| url= http://www.jedec.org/sites/default/files/docs/JESD204B.pdf \| titel= Serial Interface for Data Converters, JEDEC-Standard JESD204 \|kommentar = beschränkter Zugang \| hrsg= JEDEC \| datum= April 2006 \| zugriff=2014-04-30}}</ref>		<ref name="JESD204">{{Internetquelle \| url= http://www.jedec.org/sites/default/files/docs/JESD204B.pdf \| titel= Serial Interface for Data Converters, JEDEC-Standard JESD204 \|kommentar = beschränkter Zugang \| hrsg= JEDEC \| datum= April 2006 \| zugriff=2014-04-30}}</ref>
	<ref name="surv1">{{Internetquelle \| url = http://www.analog.com/static/imported-files/tech_articles/JESD204B-Survival-Guide.pdf \| titel = JESD204B Survival Guide \| hrsg= Analog Devices - Technical Article \| zugriff=2014-04-30}}</ref>		<ref name="surv1">{{Internetquelle \| url = http://www.analog.com/static/imported-files/tech_articles/JESD204B-Survival-Guide.pdf \| titel = JESD204B Survival Guide \| hrsg= Analog Devices - Technical Article \| zugriff=2014-04-30}}</ref>
			<ref name="sili1">{{Internetquelle \| url = http://www.siliconimage.com/docs/SiI-WP-007-A.pdf \| titel = Digital Visual Interface & TMDS Extensions, White Paper \| hrsg = Silicon Image \| datum = 2004 \| zugriff = 2015-02-19 }}</ref>
	</references>		</references>

92.211.32.250 am 7. Februar 2015 um 18:48 Uhr

2015-02-07T18:48:36Z

← Nächstältere Version		Version vom 7. Februar 2015, 20:48 Uhr
Zeile 1:		Zeile 1:
	[[Datei:CML output stage.svg\|thumb\|right\|Eine Ausgangsstufe in CML]]		[[Datei:CML output stage.svg\|thumb\|right\|Eine Ausgangsstufe in CML]]
	Bei dem englischen Begriff {{lang\|en\|'''Current Mode Logic'''}} (kurz: '''CML''', dt. ''Stromschaltlogik''), auch {{lang\|en\|'''Source Coupled Logic'''}} (kurz: '''SCL''', dt. in etwa ''[[Feldeffekttransistor\|Source]]-gekoppelte Logik''), handelt es sich in der [[Digitaltechnik]] um einen Schnittstellen-[[Standard]] für kabelbasierende Hochgeschwindigkeits-[[Datenübertragung]]en mit [[Bitrate]]n zwischen 312,5 MBit/s bis 12,5 GBit/s. CML ist mit dem Übertragungsstandard [[Low Voltage Differential Signaling]] (LVDS) vergleichbar, weist allerdings für die verwendeten [[Kupferkabel]]n einen fix definierten [[Leitungswellenwiderstand]] von 50 Ω auf.<ref name="an291"/> CML ist standardisiert im [[JEDEC]]-Standard JESD204.<ref name="JESD204"/>		Bei dem englischen Begriff {{lang\|en\|'''Current Mode Logic'''}} (kurz: '''CML''', dt. ''Stromschaltlogik''), auch {{lang\|en\|'''Source Coupled Logic'''}} (kurz: '''SCL''', dt. in etwa ''[[Feldeffekttransistor\|Source]]-gekoppelte Logik''), handelt es sich in der [[Digitaltechnik]] um einen Schnittstellen-[[Standard]] für kabelbasierende Hochgeschwindigkeits-[[Datenübertragung]]en mit [[Bitrate]]n zwischen 312,5 MBit/s bis 12,5 GBit/s. CML ist mit dem Übertragungsstandard [[Low Voltage Differential Signaling]] (LVDS) vergleichbar, weist allerdings für die verwendeten [[Kupferkabel]] einen fix definierten [[Leitungswellenwiderstand]] von 50 Ω auf.<ref name="an291"/> CML ist standardisiert im [[JEDEC]]-Standard JESD204.<ref name="JESD204"/>

	CML beschreibt die [[OSI-Modell#Schicht 1 – Bitübertragungsschicht\|physische Bitübertragungsschicht]], nicht die höheren darauf aufsetzenden [[Protokoll]]-Schichten, und wird unter anderem bei [[Digital-Analog-Umsetzer]]n und [[Analog-Digital-Umsetzer]]n mit hohen [[Bandbreite]]n zur Datenanbindung an digitale Logikschaltungen wie [[Field Programmable Gate Array]]s (FPGAs) verwendet.<ref name="surv1"/> CML verwendet eine impedanzkontrollierte, [[differenzielle Übertragung]], als aktive Bauelemente kommen [[Bipolartransistor]]en im linearen Betriebsbereich zum Einsatz, die Spannungsdifferenz zwischen den beiden Leitungen beträgt im Nennwert 800 mV.		CML beschreibt die [[OSI-Modell#Schicht 1 – Bitübertragungsschicht\|physische Bitübertragungsschicht]], nicht die höheren darauf aufsetzenden [[Protokoll]]-Schichten, und wird unter anderem bei [[Digital-Analog-Umsetzer]]n und [[Analog-Digital-Umsetzer]]n mit hohen [[Bandbreite]]n zur Datenanbindung an digitale Logikschaltungen wie [[Field Programmable Gate Array]]s (FPGAs) verwendet.<ref name="surv1"/> CML verwendet eine impedanzkontrollierte, [[differenzielle Übertragung]], als aktive Bauelemente kommen [[Bipolartransistor]]en im linearen Betriebsbereich zum Einsatz, die Spannungsdifferenz zwischen den beiden Leitungen beträgt im Nennwert 800 mV.

Cepheiden: Integrierte Hochfrequenzschaltkreise: Grundlagen Des Computergestützten Entwurfs von Andreas Thiede

2014-05-01T12:31:20Z

Integrierte Hochfrequenzschaltkreise: Grundlagen Des Computergestützten Entwurfs von Andreas Thiede

← Nächstältere Version		Version vom 1. Mai 2014, 14:31 Uhr
Zeile 1:		Zeile 1:
	[[Datei:CML output stage.svg\|thumb\|right\|Eine Ausgangsstufe in CML]]		[[Datei:CML output stage.svg\|thumb\|right\|Eine Ausgangsstufe in CML]]
	Bei dem englischen Begriff {{lang\|en\|'''Current Mode Logic'''}} (kurz: '''CML'''), auch {{lang\|en\|'''Source Coupled Logic'''}} (kurz: '''SCL'''), dt. in etwa ''~~stromgekoppelte~~ Logik'', handelt es sich in der [[Digitaltechnik]] um einen Schnittstellen-[[Standard]] für kabelbasierende Hochgeschwindigkeits-[[Datenübertragung]]en mit [[Bitrate]]n zwischen 312,5 MBit/s bis 12,5 GBit/s. CML ist mit dem Übertragungsstandard [[Low Voltage Differential Signaling]] (LVDS) vergleichbar, weist allerdings für die verwendeten [[Kupferkabel]]n einen fix definierten [[Leitungswellenwiderstand]] von 50 Ω auf.<ref name="an291"/> CML ist standardisiert im [[JEDEC]]-Standard JESD204.<ref name="JESD204"/>		Bei dem englischen Begriff {{lang\|en\|'''Current Mode Logic'''}} (kurz: '''CML''', dt. ''Stromschaltlogik''), auch {{lang\|en\|'''Source Coupled Logic'''}} (kurz: '''SCL''', dt. in etwa ''[[Feldeffekttransistor\|Source]]-gekoppelte Logik''), handelt es sich in der [[Digitaltechnik]] um einen Schnittstellen-[[Standard]] für kabelbasierende Hochgeschwindigkeits-[[Datenübertragung]]en mit [[Bitrate]]n zwischen 312,5 MBit/s bis 12,5 GBit/s. CML ist mit dem Übertragungsstandard [[Low Voltage Differential Signaling]] (LVDS) vergleichbar, weist allerdings für die verwendeten [[Kupferkabel]]n einen fix definierten [[Leitungswellenwiderstand]] von 50 Ω auf.<ref name="an291"/> CML ist standardisiert im [[JEDEC]]-Standard JESD204.<ref name="JESD204"/>

	CML beschreibt die [[OSI-Modell#Schicht 1 – Bitübertragungsschicht\|physische Bitübertragungsschicht]], nicht die höheren darauf aufsetzenden [[Protokoll]]-Schichten, und wird unter anderem bei [[Digital-Analog-Umsetzer]]n und [[Analog-Digital-Umsetzer]]n mit hohen [[Bandbreite]]n zur Datenanbindung an digitale Logikschaltungen wie [[Field Programmable Gate Array]]s (FPGAs) verwendet.<ref name="surv1"/> CML verwendet eine impedanzkontrollierte, [[differenzielle Übertragung]], als aktive Bauelemente kommen [[Bipolartransistor]]en im linearen Betriebsbereich zum Einsatz, die Spannungsdifferenz zwischen den beiden Leitungen beträgt im Nennwert 800 mV.		CML beschreibt die [[OSI-Modell#Schicht 1 – Bitübertragungsschicht\|physische Bitübertragungsschicht]], nicht die höheren darauf aufsetzenden [[Protokoll]]-Schichten, und wird unter anderem bei [[Digital-Analog-Umsetzer]]n und [[Analog-Digital-Umsetzer]]n mit hohen [[Bandbreite]]n zur Datenanbindung an digitale Logikschaltungen wie [[Field Programmable Gate Array]]s (FPGAs) verwendet.<ref name="surv1"/> CML verwendet eine impedanzkontrollierte, [[differenzielle Übertragung]], als aktive Bauelemente kommen [[Bipolartransistor]]en im linearen Betriebsbereich zum Einsatz, die Spannungsdifferenz zwischen den beiden Leitungen beträgt im Nennwert 800 mV.

Wdwd: -Baustelle

2014-04-30T18:59:30Z

-Baustelle

← Nächstältere Version		Version vom 30. April 2014, 20:59 Uhr
Zeile 1:		Zeile 1:
	{{Baustelle}}
	[[Datei:CML output stage.svg\|thumb\|right\|Eine Ausgangsstufe in CML]]		[[Datei:CML output stage.svg\|thumb\|right\|Eine Ausgangsstufe in CML]]
	Bei dem englischen Begriff {{lang\|en\|'''Current Mode Logic'''}} (kurz: '''CML'''), auch {{lang\|en\|'''Source Coupled Logic'''}} (kurz: '''SCL'''), dt. in etwa ''stromgekoppelte Logik'', handelt es sich in der [[Digitaltechnik]] um einen Schnittstellen-[[Standard]] für kabelbasierende Hochgeschwindigkeits-[[Datenübertragung]]en mit [[Bitrate]]n zwischen 312,5 MBit/s bis 12,5 GBit/s. CML ist mit dem Übertragungsstandard [[Low Voltage Differential Signaling]] (LVDS) vergleichbar, weist allerdings für die verwendeten [[Kupferkabel]]n einen fix definierten [[Leitungswellenwiderstand]] von 50 Ω auf.<ref name="an291"/> CML ist standardisiert im [[JEDEC]]-Standard JESD204.<ref name="JESD204"/>		Bei dem englischen Begriff {{lang\|en\|'''Current Mode Logic'''}} (kurz: '''CML'''), auch {{lang\|en\|'''Source Coupled Logic'''}} (kurz: '''SCL'''), dt. in etwa ''stromgekoppelte Logik'', handelt es sich in der [[Digitaltechnik]] um einen Schnittstellen-[[Standard]] für kabelbasierende Hochgeschwindigkeits-[[Datenübertragung]]en mit [[Bitrate]]n zwischen 312,5 MBit/s bis 12,5 GBit/s. CML ist mit dem Übertragungsstandard [[Low Voltage Differential Signaling]] (LVDS) vergleichbar, weist allerdings für die verwendeten [[Kupferkabel]]n einen fix definierten [[Leitungswellenwiderstand]] von 50 Ω auf.<ref name="an291"/> CML ist standardisiert im [[JEDEC]]-Standard JESD204.<ref name="JESD204"/>
Zeile 12:		Zeile 11:
	</references>		</references>

	[[:Kategorie:Schnittstelle (Hardware)]]		[[Kategorie:Schnittstelle (Hardware)]]
	[[:Kategorie:Peripheriebus (extern)]]		[[Kategorie:Peripheriebus (extern)]]

← Nächstältere Version		Version vom 30. Juni 2020, 11:03 Uhr
Zeile 1:		Zeile 1:
	[[Datei:CML output stage.svg\|thumb\|right\|Eine Ausgangsstufe in CML]]		[[Datei:CML output stage.svg\|thumb\|right\|Eine Ausgangsstufe in CML]]
	Bei dem englischen Begriff {{lang\|en\|'''Current Mode Logic'''}} (kurz: '''CML''', deutsch ''Stromschaltlogik''), auch {{enS\|'''Source Coupled Logic'''}} (kurz: '''SCL''', ~~dt.~~ in etwa ''[[Feldeffekttransistor\|Source]]-gekoppelte Logik''), handelt es sich in der [[Digitaltechnik]] um einen Schnittstellen-[[Standard]] für kabelbasierende Hochgeschwindigkeits-[[Datenübertragung]]en mit [[Bitrate]]n zwischen 312,5 MBit/s bis 12,5 GBit/s. CML ist mit dem Übertragungsstandard [[Low Voltage Differential Signaling]] (LVDS) vergleichbar, weist allerdings für die verwendeten [[Kupferkabel]] einen fix definierten [[Leitungswellenwiderstand]] von 50 Ω auf.<ref name="an291"/> CML ist standardisiert im [[JEDEC]]-Standard JESD204.<ref name="JESD204"/>		Bei dem englischen Begriff {{lang\|en\|'''Current Mode Logic'''}} (kurz: '''CML''', deutsch ''Stromschaltlogik''), auch {{enS\|'''Source Coupled Logic'''}} (kurz: '''SCL''', deutsch in etwa ''[[Feldeffekttransistor\|Source]]-gekoppelte Logik''), handelt es sich in der [[Digitaltechnik]] um einen Schnittstellen-[[Standard]] für kabelbasierende Hochgeschwindigkeits-[[Datenübertragung]]en mit [[Bitrate]]n zwischen 312,5 MBit/s bis 12,5 GBit/s. CML ist mit dem Übertragungsstandard [[Low Voltage Differential Signaling]] (LVDS) vergleichbar, weist allerdings für die verwendeten [[Kupferkabel]] einen fix definierten [[Leitungswellenwiderstand]] von 50 Ω auf.<ref name="an291"/> CML ist standardisiert im [[JEDEC]]-Standard JESD204.<ref name="JESD204"/>

	Im Rahmen von Netzwerkprotokollschicht-Modellen beschreibt CML die unterste [[OSI-Modell#Schicht 1 – Bitübertragungsschicht\|physische Bitübertragungsschicht]], nicht die darauf aufsetzenden höheren [[Netzwerkprotokoll\|Protokoll]]-Schichten. CML findet Einsatz unter anderem bei [[Digital-Analog-Umsetzer]]n und [[Analog-Digital-Umsetzer]]n mit hohen [[Datenrate]]n zur Datenanbindung an digitale Logikschaltungen wie [[Field Programmable Gate Array]]s (FPGAs).<ref name="surv1"/> Weitere Anwendungen sind Schnittstellen, die auf dem [[Transition-Minimized Differential Signaling]] (TMDS) basieren. Beispiele dafür sind [[Digital Visual Interface]] (DVI) und [[High-Definition Multimedia Interface]] (HDMI).<ref name="sili1"/> CML verwendet eine [[differenzielle Übertragung]] auf Leitungen definierter [[Wellenimpedanz]]. Als aktive Bauelemente kommen [[Bipolartransistor]]en im linearen Betriebsbereich zum Einsatz; die Spannungsdifferenz zwischen den beiden Leitungen beträgt im Nennwert 800 mV.		Im Rahmen von Netzwerkprotokollschicht-Modellen beschreibt CML die unterste [[OSI-Modell#Schicht 1 – Bitübertragungsschicht\|physische Bitübertragungsschicht]], nicht die darauf aufsetzenden höheren [[Netzwerkprotokoll\|Protokoll]]-Schichten. CML findet Einsatz unter anderem bei [[Digital-Analog-Umsetzer]]n und [[Analog-Digital-Umsetzer]]n mit hohen [[Datenrate]]n zur Datenanbindung an digitale Logikschaltungen wie [[Field Programmable Gate Array]]s (FPGAs).<ref name="surv1"/> Weitere Anwendungen sind Schnittstellen, die auf dem [[Transition-Minimized Differential Signaling]] (TMDS) basieren. Beispiele dafür sind [[Digital Visual Interface]] (DVI) und [[High-Definition Multimedia Interface]] (HDMI).<ref name="sili1"/> CML verwendet eine [[differenzielle Übertragung]] auf Leitungen definierter [[Wellenimpedanz]]. Als aktive Bauelemente kommen [[Bipolartransistor]]en im linearen Betriebsbereich zum Einsatz; die Spannungsdifferenz zwischen den beiden Leitungen beträgt im Nennwert 800 mV.

← Nächstältere Version		Version vom 30. Juni 2020, 11:03 Uhr
Zeile 1:		Zeile 1:
	[[Datei:CML output stage.svg\|thumb\|right\|Eine Ausgangsstufe in CML]]		[[Datei:CML output stage.svg\|thumb\|right\|Eine Ausgangsstufe in CML]]
	Bei dem englischen Begriff {{~~enS~~\|'''Current Mode Logic'''}} (kurz: '''CML''', deutsch ''Stromschaltlogik''), auch {{enS\|'''Source Coupled Logic'''}} (kurz: '''SCL''', dt. in etwa ''[[Feldeffekttransistor\|Source]]-gekoppelte Logik''), handelt es sich in der [[Digitaltechnik]] um einen Schnittstellen-[[Standard]] für kabelbasierende Hochgeschwindigkeits-[[Datenübertragung]]en mit [[Bitrate]]n zwischen 312,5 MBit/s bis 12,5 GBit/s. CML ist mit dem Übertragungsstandard [[Low Voltage Differential Signaling]] (LVDS) vergleichbar, weist allerdings für die verwendeten [[Kupferkabel]] einen fix definierten [[Leitungswellenwiderstand]] von 50 Ω auf.<ref name="an291"/> CML ist standardisiert im [[JEDEC]]-Standard JESD204.<ref name="JESD204"/>		Bei dem englischen Begriff {{lang\|en\|'''Current Mode Logic'''}} (kurz: '''CML''', deutsch ''Stromschaltlogik''), auch {{enS\|'''Source Coupled Logic'''}} (kurz: '''SCL''', dt. in etwa ''[[Feldeffekttransistor\|Source]]-gekoppelte Logik''), handelt es sich in der [[Digitaltechnik]] um einen Schnittstellen-[[Standard]] für kabelbasierende Hochgeschwindigkeits-[[Datenübertragung]]en mit [[Bitrate]]n zwischen 312,5 MBit/s bis 12,5 GBit/s. CML ist mit dem Übertragungsstandard [[Low Voltage Differential Signaling]] (LVDS) vergleichbar, weist allerdings für die verwendeten [[Kupferkabel]] einen fix definierten [[Leitungswellenwiderstand]] von 50 Ω auf.<ref name="an291"/> CML ist standardisiert im [[JEDEC]]-Standard JESD204.<ref name="JESD204"/>

	Im Rahmen von Netzwerkprotokollschicht-Modellen beschreibt CML die unterste [[OSI-Modell#Schicht 1 – Bitübertragungsschicht\|physische Bitübertragungsschicht]], nicht die darauf aufsetzenden höheren [[Netzwerkprotokoll\|Protokoll]]-Schichten. CML findet Einsatz unter anderem bei [[Digital-Analog-Umsetzer]]n und [[Analog-Digital-Umsetzer]]n mit hohen [[Datenrate]]n zur Datenanbindung an digitale Logikschaltungen wie [[Field Programmable Gate Array]]s (FPGAs).<ref name="surv1"/> Weitere Anwendungen sind Schnittstellen, die auf dem [[Transition-Minimized Differential Signaling]] (TMDS) basieren. Beispiele dafür sind [[Digital Visual Interface]] (DVI) und [[High-Definition Multimedia Interface]] (HDMI).<ref name="sili1"/> CML verwendet eine [[differenzielle Übertragung]] auf Leitungen definierter [[Wellenimpedanz]]. Als aktive Bauelemente kommen [[Bipolartransistor]]en im linearen Betriebsbereich zum Einsatz; die Spannungsdifferenz zwischen den beiden Leitungen beträgt im Nennwert 800 mV.		Im Rahmen von Netzwerkprotokollschicht-Modellen beschreibt CML die unterste [[OSI-Modell#Schicht 1 – Bitübertragungsschicht\|physische Bitübertragungsschicht]], nicht die darauf aufsetzenden höheren [[Netzwerkprotokoll\|Protokoll]]-Schichten. CML findet Einsatz unter anderem bei [[Digital-Analog-Umsetzer]]n und [[Analog-Digital-Umsetzer]]n mit hohen [[Datenrate]]n zur Datenanbindung an digitale Logikschaltungen wie [[Field Programmable Gate Array]]s (FPGAs).<ref name="surv1"/> Weitere Anwendungen sind Schnittstellen, die auf dem [[Transition-Minimized Differential Signaling]] (TMDS) basieren. Beispiele dafür sind [[Digital Visual Interface]] (DVI) und [[High-Definition Multimedia Interface]] (HDMI).<ref name="sili1"/> CML verwendet eine [[differenzielle Übertragung]] auf Leitungen definierter [[Wellenimpedanz]]. Als aktive Bauelemente kommen [[Bipolartransistor]]en im linearen Betriebsbereich zum Einsatz; die Spannungsdifferenz zwischen den beiden Leitungen beträgt im Nennwert 800 mV.

← Nächstältere Version		Version vom 7. Februar 2015, 20:48 Uhr
Zeile 1:		Zeile 1:
	[[Datei:CML output stage.svg\|thumb\|right\|Eine Ausgangsstufe in CML]]		[[Datei:CML output stage.svg\|thumb\|right\|Eine Ausgangsstufe in CML]]
	Bei dem englischen Begriff {{lang\|en\|'''Current Mode Logic'''}} (kurz: '''CML''', dt. ''Stromschaltlogik''), auch {{lang\|en\|'''Source Coupled Logic'''}} (kurz: '''SCL''', dt. in etwa ''[[Feldeffekttransistor\|Source]]-gekoppelte Logik''), handelt es sich in der [[Digitaltechnik]] um einen Schnittstellen-[[Standard]] für kabelbasierende Hochgeschwindigkeits-[[Datenübertragung]]en mit [[Bitrate]]n zwischen 312,5 MBit/s bis 12,5 GBit/s. CML ist mit dem Übertragungsstandard [[Low Voltage Differential Signaling]] (LVDS) vergleichbar, weist allerdings für die verwendeten [[Kupferkabel]]n einen fix definierten [[Leitungswellenwiderstand]] von 50 Ω auf.<ref name="an291"/> CML ist standardisiert im [[JEDEC]]-Standard JESD204.<ref name="JESD204"/>		Bei dem englischen Begriff {{lang\|en\|'''Current Mode Logic'''}} (kurz: '''CML''', dt. ''Stromschaltlogik''), auch {{lang\|en\|'''Source Coupled Logic'''}} (kurz: '''SCL''', dt. in etwa ''[[Feldeffekttransistor\|Source]]-gekoppelte Logik''), handelt es sich in der [[Digitaltechnik]] um einen Schnittstellen-[[Standard]] für kabelbasierende Hochgeschwindigkeits-[[Datenübertragung]]en mit [[Bitrate]]n zwischen 312,5 MBit/s bis 12,5 GBit/s. CML ist mit dem Übertragungsstandard [[Low Voltage Differential Signaling]] (LVDS) vergleichbar, weist allerdings für die verwendeten [[Kupferkabel]] einen fix definierten [[Leitungswellenwiderstand]] von 50 Ω auf.<ref name="an291"/> CML ist standardisiert im [[JEDEC]]-Standard JESD204.<ref name="JESD204"/>

	CML beschreibt die [[OSI-Modell#Schicht 1 – Bitübertragungsschicht\|physische Bitübertragungsschicht]], nicht die höheren darauf aufsetzenden [[Protokoll]]-Schichten, und wird unter anderem bei [[Digital-Analog-Umsetzer]]n und [[Analog-Digital-Umsetzer]]n mit hohen [[Bandbreite]]n zur Datenanbindung an digitale Logikschaltungen wie [[Field Programmable Gate Array]]s (FPGAs) verwendet.<ref name="surv1"/> CML verwendet eine impedanzkontrollierte, [[differenzielle Übertragung]], als aktive Bauelemente kommen [[Bipolartransistor]]en im linearen Betriebsbereich zum Einsatz, die Spannungsdifferenz zwischen den beiden Leitungen beträgt im Nennwert 800 mV.		CML beschreibt die [[OSI-Modell#Schicht 1 – Bitübertragungsschicht\|physische Bitübertragungsschicht]], nicht die höheren darauf aufsetzenden [[Protokoll]]-Schichten, und wird unter anderem bei [[Digital-Analog-Umsetzer]]n und [[Analog-Digital-Umsetzer]]n mit hohen [[Bandbreite]]n zur Datenanbindung an digitale Logikschaltungen wie [[Field Programmable Gate Array]]s (FPGAs) verwendet.<ref name="surv1"/> CML verwendet eine impedanzkontrollierte, [[differenzielle Übertragung]], als aktive Bauelemente kommen [[Bipolartransistor]]en im linearen Betriebsbereich zum Einsatz, die Spannungsdifferenz zwischen den beiden Leitungen beträgt im Nennwert 800 mV.

← Nächstältere Version		Version vom 1. Mai 2014, 14:31 Uhr
Zeile 1:		Zeile 1:
	[[Datei:CML output stage.svg\|thumb\|right\|Eine Ausgangsstufe in CML]]		[[Datei:CML output stage.svg\|thumb\|right\|Eine Ausgangsstufe in CML]]
	Bei dem englischen Begriff {{lang\|en\|'''Current Mode Logic'''}} (kurz: '''CML'''), auch {{lang\|en\|'''Source Coupled Logic'''}} (kurz: '''SCL'''), dt. in etwa ''~~stromgekoppelte~~ Logik'', handelt es sich in der [[Digitaltechnik]] um einen Schnittstellen-[[Standard]] für kabelbasierende Hochgeschwindigkeits-[[Datenübertragung]]en mit [[Bitrate]]n zwischen 312,5 MBit/s bis 12,5 GBit/s. CML ist mit dem Übertragungsstandard [[Low Voltage Differential Signaling]] (LVDS) vergleichbar, weist allerdings für die verwendeten [[Kupferkabel]]n einen fix definierten [[Leitungswellenwiderstand]] von 50 Ω auf.<ref name="an291"/> CML ist standardisiert im [[JEDEC]]-Standard JESD204.<ref name="JESD204"/>		Bei dem englischen Begriff {{lang\|en\|'''Current Mode Logic'''}} (kurz: '''CML''', dt. ''Stromschaltlogik''), auch {{lang\|en\|'''Source Coupled Logic'''}} (kurz: '''SCL''', dt. in etwa ''[[Feldeffekttransistor\|Source]]-gekoppelte Logik''), handelt es sich in der [[Digitaltechnik]] um einen Schnittstellen-[[Standard]] für kabelbasierende Hochgeschwindigkeits-[[Datenübertragung]]en mit [[Bitrate]]n zwischen 312,5 MBit/s bis 12,5 GBit/s. CML ist mit dem Übertragungsstandard [[Low Voltage Differential Signaling]] (LVDS) vergleichbar, weist allerdings für die verwendeten [[Kupferkabel]]n einen fix definierten [[Leitungswellenwiderstand]] von 50 Ω auf.<ref name="an291"/> CML ist standardisiert im [[JEDEC]]-Standard JESD204.<ref name="JESD204"/>

	CML beschreibt die [[OSI-Modell#Schicht 1 – Bitübertragungsschicht\|physische Bitübertragungsschicht]], nicht die höheren darauf aufsetzenden [[Protokoll]]-Schichten, und wird unter anderem bei [[Digital-Analog-Umsetzer]]n und [[Analog-Digital-Umsetzer]]n mit hohen [[Bandbreite]]n zur Datenanbindung an digitale Logikschaltungen wie [[Field Programmable Gate Array]]s (FPGAs) verwendet.<ref name="surv1"/> CML verwendet eine impedanzkontrollierte, [[differenzielle Übertragung]], als aktive Bauelemente kommen [[Bipolartransistor]]en im linearen Betriebsbereich zum Einsatz, die Spannungsdifferenz zwischen den beiden Leitungen beträgt im Nennwert 800 mV.		CML beschreibt die [[OSI-Modell#Schicht 1 – Bitübertragungsschicht\|physische Bitübertragungsschicht]], nicht die höheren darauf aufsetzenden [[Protokoll]]-Schichten, und wird unter anderem bei [[Digital-Analog-Umsetzer]]n und [[Analog-Digital-Umsetzer]]n mit hohen [[Bandbreite]]n zur Datenanbindung an digitale Logikschaltungen wie [[Field Programmable Gate Array]]s (FPGAs) verwendet.<ref name="surv1"/> CML verwendet eine impedanzkontrollierte, [[differenzielle Übertragung]], als aktive Bauelemente kommen [[Bipolartransistor]]en im linearen Betriebsbereich zum Einsatz, die Spannungsdifferenz zwischen den beiden Leitungen beträgt im Nennwert 800 mV.