Complex Programmable Logic Device - Versionsgeschichte

PaulAsimov: /* Weblinks */ OpenFPGA

2024-01-22T12:01:57Z

Weblinks: OpenFPGA

← Nächstältere Version		Version vom 22. Januar 2024, 14:01 Uhr
Zeile 24:		Zeile 24:
	{{commonscat\|Complex programmable logic devices}}		{{commonscat\|Complex programmable logic devices}}
	* [https://www.mikrocontroller.net/articles/CPLD CPLD-Grundlagen] bei mikrocontroller.net		* [https://www.mikrocontroller.net/articles/CPLD CPLD-Grundlagen] bei mikrocontroller.net
			* [https://github.com/azonenberg/openfpga OpenFPGA], Open-Source-FGPA- und CPLD-[[Toolchain]] ([[GitHub]]-[[Repository]])

	{{Navigationsleiste programmierbare Logik}}		{{Navigationsleiste programmierbare Logik}}

Super4Jet: "/" zu "pro". Da stolpert man sonst drüber.

2023-07-02T19:03:30Z

"/" zu "pro". Da stolpert man sonst drüber.

← Nächstältere Version		Version vom 2. Juli 2023, 21:03 Uhr
Zeile 15:		Zeile 15:
	Ein CPLD setzt sich aus vielen SPLDs (simple programmable logic device) zusammen. Diese werden Makrozellen genannt. Die einzelnen SPLDs werden wiederum über Busse miteinander verbunden. Der homogene Aufbau ermöglicht eine exakte Bestimmung der Durchlaufzeiten, was den wesentlichen Unterschied zu den [[FPGA]]s ausmacht. Ein weiterer, allerdings nicht grundlegend notwendiger Unterschied ist die Konfiguration: Durch Fertigung in EECMOS ''electronically erasable complementary metal oxide semiconductor'' bleibt nach der Konfiguration das Programm im CPLD und muss nicht bei jedem Start neu geladen werden. Dieses Kriterium der Konfiguration ist kein wesentliches Unterscheidungsmerkmal zwischen CPLDs und FPGAs, allerdings ist es derzeit technologisch noch nicht möglich, die wesentlich komplexeren FPGA-Strukturen gemeinsam mit [[EEPROM]]-Zellen wie bei einem CPLD auf einem Chip unterzubringen. Am Markt befindliche rekonfigurierbare FPGA-Bausteine ohne externen Speicher sind derzeit (Mitte 2007) so genannte ''Multi-Die''-Lösungen. Dabei werden mehrere, technologisch unterschiedlich hergestellte Halbleiterchips wie ein herkömmlicher SRAM-basierender FPGA-Chip und ein Flash-Konfigurationschip gemeinsam in einem Chipgehäuse untergebracht. Nach außen hin wird dann für das FPGA kein externer Speicher mehr benötigt.		Ein CPLD setzt sich aus vielen SPLDs (simple programmable logic device) zusammen. Diese werden Makrozellen genannt. Die einzelnen SPLDs werden wiederum über Busse miteinander verbunden. Der homogene Aufbau ermöglicht eine exakte Bestimmung der Durchlaufzeiten, was den wesentlichen Unterschied zu den [[FPGA]]s ausmacht. Ein weiterer, allerdings nicht grundlegend notwendiger Unterschied ist die Konfiguration: Durch Fertigung in EECMOS ''electronically erasable complementary metal oxide semiconductor'' bleibt nach der Konfiguration das Programm im CPLD und muss nicht bei jedem Start neu geladen werden. Dieses Kriterium der Konfiguration ist kein wesentliches Unterscheidungsmerkmal zwischen CPLDs und FPGAs, allerdings ist es derzeit technologisch noch nicht möglich, die wesentlich komplexeren FPGA-Strukturen gemeinsam mit [[EEPROM]]-Zellen wie bei einem CPLD auf einem Chip unterzubringen. Am Markt befindliche rekonfigurierbare FPGA-Bausteine ohne externen Speicher sind derzeit (Mitte 2007) so genannte ''Multi-Die''-Lösungen. Dabei werden mehrere, technologisch unterschiedlich hergestellte Halbleiterchips wie ein herkömmlicher SRAM-basierender FPGA-Chip und ein Flash-Konfigurationschip gemeinsam in einem Chipgehäuse untergebracht. Nach außen hin wird dann für das FPGA kein externer Speicher mehr benötigt.

	Durch die hohe Anzahl von Eingängen / Logikblock bieten sich CPLDs vor allem für die Lösung komplexer, paralleler kombinatorischer AND/OR-Logik an, bei denen viele Ein- bzw. Ausgänge benötigt werden. Gleichzeitig sollte die Anzahl der notwendigen Speicher ([[Flipflop]]s) bei der Anwendung von CPLDs gering sein, da pro Ein- bzw. Ausgabepins meist nur ein einziges Flipflop als Register zur Verfügung steht. Digitale Schaltungen, welche viele Register erfordern, wie beispielsweise [[Schieberegister]] oder digitale [[Synchronzähler\|Zähler]], lassen sich daher nur bis zu einem gewissen Grad in CPLDs effizient realisieren.		Durch die hohe Anzahl von Eingängen pro Logikblock bieten sich CPLDs vor allem für die Lösung komplexer, paralleler kombinatorischer AND/OR-Logik an, bei denen viele Ein- bzw. Ausgänge benötigt werden. Gleichzeitig sollte die Anzahl der notwendigen Speicher ([[Flipflop]]s) bei der Anwendung von CPLDs gering sein, da pro Ein- bzw. Ausgabepins meist nur ein einziges Flipflop als Register zur Verfügung steht. Digitale Schaltungen, welche viele Register erfordern, wie beispielsweise [[Schieberegister]] oder digitale [[Synchronzähler\|Zähler]], lassen sich daher nur bis zu einem gewissen Grad in CPLDs effizient realisieren.

	Bei steigender Zahl der Zellen werden die Makrozellen mit lokalen Leitungen zu übergeordneten Strukturen wie ''Logic Array Blocks'', LABs zusammengefasst. Diese Bezeichnungen variieren allerdings je nach Hersteller.		Bei steigender Zahl der Zellen werden die Makrozellen mit lokalen Leitungen zu übergeordneten Strukturen wie ''Logic Array Blocks'', LABs zusammengefasst. Diese Bezeichnungen variieren allerdings je nach Hersteller.

2A00:20:4A:A052:299B:D49A:826:62F1: Tippfehler korrigiert

2021-11-03T08:06:56Z

Tippfehler korrigiert

← Nächstältere Version		Version vom 3. November 2021, 10:06 Uhr
Zeile 1:		Zeile 1:
	{{Belege fehlen}}		{{Belege fehlen}}
	[[Datei:Altera MAX 7128 2500 gate CPLD.jpg\|mini\|~~Eom~~ [[Altera]] MAX 7000-series CPLD mit 2500 Gattern.]]		[[Datei:Altera MAX 7128 2500 gate CPLD.jpg\|mini\|Ein [[Altera]] MAX 7000-series CPLD mit 2500 Gattern.]]
	'''Complex Programmable Logic Devices''' ('''CPLD''') stellen in der [[Digitaltechnik]] sogenannte [[Programmierbare logische Anordnung\|programmierbare logische Schaltungen]] dar. Sie sind technologischer Nachfolger der [[Programmable Array Logic]] (PAL) und im Aufbau einfacher als die deutlich komplexeren [[Field Programmable Gate Array]]s (FPGAs).		'''Complex Programmable Logic Devices''' ('''CPLD''') stellen in der [[Digitaltechnik]] sogenannte [[Programmierbare logische Anordnung\|programmierbare logische Schaltungen]] dar. Sie sind technologischer Nachfolger der [[Programmable Array Logic]] (PAL) und im Aufbau einfacher als die deutlich komplexeren [[Field Programmable Gate Array]]s (FPGAs).

Aka: /* Weblinks */ https

2021-05-02T11:32:16Z

Weblinks: https

← Nächstältere Version		Version vom 2. Mai 2021, 13:32 Uhr
Zeile 23:		Zeile 23:
	== Weblinks ==		== Weblinks ==
	{{commonscat\|Complex programmable logic devices}}		{{commonscat\|Complex programmable logic devices}}
	* [~~http~~://www.mikrocontroller.net/articles/CPLD CPLD-Grundlagen] bei mikrocontroller.net		* [https://www.mikrocontroller.net/articles/CPLD CPLD-Grundlagen] bei mikrocontroller.net

	{{Navigationsleiste programmierbare Logik}}		{{Navigationsleiste programmierbare Logik}}

Elmepi: commonscat

2020-11-08T18:49:01Z

commonscat

← Nächstältere Version		Version vom 8. November 2020, 20:49 Uhr
Zeile 6:		Zeile 6:
	[[Datei:Altera-CPGA EPM240G.jpg\|mini\|Zwei CPLDs in [[MBGA]]-Bauweise auf einem [[Universal Serial Bus\|USB-Stecker]]]]		[[Datei:Altera-CPGA EPM240G.jpg\|mini\|Zwei CPLDs in [[MBGA]]-Bauweise auf einem [[Universal Serial Bus\|USB-Stecker]]]]
	CPLDs bestehen im Wesentlichen aus folgenden Elementen:		CPLDs bestehen im Wesentlichen aus folgenden Elementen:

	* programmierbare [[Konjunktion (Logik)\|AND]]/[[Disjunktion\|OR]]-[[Koppelfeld\|Matrix]]		* programmierbare [[Konjunktion (Logik)\|AND]]/[[Disjunktion\|OR]]-[[Koppelfeld\|Matrix]]
	* programmierbare [[Rückkopplung#Elektrische Schaltungstechnik\|Rückkopplung]]		* programmierbare [[Rückkopplung#Elektrische Schaltungstechnik\|Rückkopplung]]
Zeile 14:		Zeile 13:
	Ein-/Ausgabeblöcke können schnelle [[Speicher]], wie [[Latch]]es, D-[[Flipflop]]s oder [[Register (Computer)\|Register]], sein. In vielen modernen [[Programmierbare logische Schaltung\|PLDs]] stehen programmierbare Ausgänge zur Verfügung, denen man definierte Zustände (''active low, active high, tristate'') zuweisen kann. Der AND/OR-Matrix als Kern kann jede beliebige kombinatorische Verknüpfung zugewiesen werden.		Ein-/Ausgabeblöcke können schnelle [[Speicher]], wie [[Latch]]es, D-[[Flipflop]]s oder [[Register (Computer)\|Register]], sein. In vielen modernen [[Programmierbare logische Schaltung\|PLDs]] stehen programmierbare Ausgänge zur Verfügung, denen man definierte Zustände (''active low, active high, tristate'') zuweisen kann. Der AND/OR-Matrix als Kern kann jede beliebige kombinatorische Verknüpfung zugewiesen werden.

	Ein CPLD setzt sich aus vielen SPLDs (simple programmable logic device) zusammen. Diese werden Makrozellen genannt. Die einzelnen SPLDs werden wiederum über Busse miteinander verbunden. Der homogene Aufbau ermöglicht eine exakte Bestimmung der Durchlaufzeiten, was den wesentlichen Unterschied zu den [[FPGA]]s ausmacht. Ein weiterer, allerdings nicht grundlegend notwendiger Unterschied ist die Konfiguration: Durch Fertigung in EECMOS ''electronically erasable complementary metal oxide semiconductor'' bleibt nach der Konfiguration das Programm im CPLD und muss nicht bei jedem Start neu geladen werden. Dieses Kriterium der Konfiguration ist kein wesentliches Unterscheidungsmerkmal zwischen CPLDs und FPGAs, allerdings ist es derzeit technologisch noch nicht möglich, die wesentlich komplexeren FPGA-Strukturen gemeinsam mit EEPROM-Zellen wie bei einem CPLD auf einem Chip unterzubringen. Am Markt befindliche rekonfigurierbare FPGA-Bausteine ohne externen Speicher sind derzeit (Mitte 2007) so genannte ''Multi-Die''-Lösungen. Dabei werden mehrere, technologisch unterschiedlich hergestellte Halbleiterchips wie ein herkömmlicher SRAM-basierender FPGA-Chip und ein Flash-Konfigurationschip gemeinsam in einem Chipgehäuse untergebracht. Nach außen hin wird dann für das FPGA kein externer Speicher mehr benötigt.		Ein CPLD setzt sich aus vielen SPLDs (simple programmable logic device) zusammen. Diese werden Makrozellen genannt. Die einzelnen SPLDs werden wiederum über Busse miteinander verbunden. Der homogene Aufbau ermöglicht eine exakte Bestimmung der Durchlaufzeiten, was den wesentlichen Unterschied zu den [[FPGA]]s ausmacht. Ein weiterer, allerdings nicht grundlegend notwendiger Unterschied ist die Konfiguration: Durch Fertigung in EECMOS ''electronically erasable complementary metal oxide semiconductor'' bleibt nach der Konfiguration das Programm im CPLD und muss nicht bei jedem Start neu geladen werden. Dieses Kriterium der Konfiguration ist kein wesentliches Unterscheidungsmerkmal zwischen CPLDs und FPGAs, allerdings ist es derzeit technologisch noch nicht möglich, die wesentlich komplexeren FPGA-Strukturen gemeinsam mit [[EEPROM]]-Zellen wie bei einem CPLD auf einem Chip unterzubringen. Am Markt befindliche rekonfigurierbare FPGA-Bausteine ohne externen Speicher sind derzeit (Mitte 2007) so genannte ''Multi-Die''-Lösungen. Dabei werden mehrere, technologisch unterschiedlich hergestellte Halbleiterchips wie ein herkömmlicher SRAM-basierender FPGA-Chip und ein Flash-Konfigurationschip gemeinsam in einem Chipgehäuse untergebracht. Nach außen hin wird dann für das FPGA kein externer Speicher mehr benötigt.

	Durch die hohe Anzahl von Eingängen / Logikblock bieten sich CPLDs vor allem für die Lösung komplexer, paralleler kombinatorischer AND/OR-Logik an, bei denen viele Ein- bzw. Ausgänge benötigt werden. Gleichzeitig sollte die Anzahl der notwendigen Speicher ([[Flipflop]]s) bei der Anwendung von CPLDs gering sein, da pro Ein- bzw. Ausgabepins meist nur ein einziges Flipflop als Register zur Verfügung steht. Digitale Schaltungen, welche viele Register erfordern, wie beispielsweise [[Schieberegister]] oder digitale [[Synchronzähler\|Zähler]], lassen sich daher nur bis zu einem gewissen Grad in CPLDs effizient realisieren.		Durch die hohe Anzahl von Eingängen / Logikblock bieten sich CPLDs vor allem für die Lösung komplexer, paralleler kombinatorischer AND/OR-Logik an, bei denen viele Ein- bzw. Ausgänge benötigt werden. Gleichzeitig sollte die Anzahl der notwendigen Speicher ([[Flipflop]]s) bei der Anwendung von CPLDs gering sein, da pro Ein- bzw. Ausgabepins meist nur ein einziges Flipflop als Register zur Verfügung steht. Digitale Schaltungen, welche viele Register erfordern, wie beispielsweise [[Schieberegister]] oder digitale [[Synchronzähler\|Zähler]], lassen sich daher nur bis zu einem gewissen Grad in CPLDs effizient realisieren.
Zeile 23:		Zeile 22:

	== Weblinks ==		== Weblinks ==
			{{commonscat\|Complex programmable logic devices}}
	* [http://www.mikrocontroller.net/articles/CPLD CPLD-Grundlagen] bei mikrocontroller.net		* [http://www.mikrocontroller.net/articles/CPLD CPLD-Grundlagen] bei mikrocontroller.net

84.167.190.197 am 9. Januar 2020 um 15:24 Uhr

2020-01-09T15:24:47Z

← Nächstältere Version		Version vom 9. Januar 2020, 17:24 Uhr
Zeile 1:		Zeile 1:
			{{Belege fehlen}}
	[[Datei:Altera MAX 7128 2500 gate CPLD.jpg\|mini\|Eom [[Altera]] MAX 7000-series CPLD mit 2500 Gattern.]]		[[Datei:Altera MAX 7128 2500 gate CPLD.jpg\|mini\|Eom [[Altera]] MAX 7000-series CPLD mit 2500 Gattern.]]
	'''Complex Programmable Logic Devices''' ('''CPLD''') stellen in der [[Digitaltechnik]] sogenannte [[Programmierbare logische Anordnung\|programmierbare logische Schaltungen]] dar. Sie sind technologischer Nachfolger der [[Programmable Array Logic]] (PAL) und im Aufbau einfacher als die deutlich komplexeren [[Field Programmable Gate Array]]s (FPGAs).		'''Complex Programmable Logic Devices''' ('''CPLD''') stellen in der [[Digitaltechnik]] sogenannte [[Programmierbare logische Anordnung\|programmierbare logische Schaltungen]] dar. Sie sind technologischer Nachfolger der [[Programmable Array Logic]] (PAL) und im Aufbau einfacher als die deutlich komplexeren [[Field Programmable Gate Array]]s (FPGAs).

Cepheiden am 2. Januar 2020 um 22:43 Uhr

2020-01-02T22:43:06Z

← Nächstältere Version		Version vom 3. Januar 2020, 00:43 Uhr
Zeile 23:		Zeile 23:
	== Weblinks ==		== Weblinks ==
	* [http://www.mikrocontroller.net/articles/CPLD CPLD-Grundlagen] bei mikrocontroller.net		* [http://www.mikrocontroller.net/articles/CPLD CPLD-Grundlagen] bei mikrocontroller.net

			{{Navigationsleiste programmierbare Logik}}

	[[Kategorie:Programmierbare Logik]]		[[Kategorie:Programmierbare Logik]]

PerfektesChaos: tk k

2018-10-08T14:43:40Z

tk k

← Nächstältere Version		Version vom 8. Oktober 2018, 16:43 Uhr
Zeile 1:		Zeile 1:
	[[~~Image~~:Altera MAX 7128 2500 gate CPLD.jpg\|~~thumb~~\|Eom [[Altera]] MAX 7000-series CPLD mit 2500 Gattern.]]		[[Datei:Altera MAX 7128 2500 gate CPLD.jpg\|mini\|Eom [[Altera]] MAX 7000-series CPLD mit 2500 Gattern.]]
	'''Complex Programmable Logic Devices''' ('''CPLD''') stellen in der [[Digitaltechnik]] sogenannte [[Programmierbare logische Anordnung\|programmierbare logische Schaltungen]] dar. Sie sind technologischer Nachfolger der [[Programmable Array Logic]] (PAL) und im Aufbau einfacher als die deutlich komplexeren [[Field Programmable Gate Array]]s (FPGAs).		'''Complex Programmable Logic Devices''' ('''CPLD''') stellen in der [[Digitaltechnik]] sogenannte [[Programmierbare logische Anordnung\|programmierbare logische Schaltungen]] dar. Sie sind technologischer Nachfolger der [[Programmable Array Logic]] (PAL) und im Aufbau einfacher als die deutlich komplexeren [[Field Programmable Gate Array]]s (FPGAs).

	== Aufbau ==		== Aufbau ==
	[[Datei:Altera-CPGA EPM240G.jpg\|~~miniatur~~\|Zwei CPLDs in [[MBGA]]-Bauweise auf einem [[Universal Serial Bus\|USB-Stecker]]]]		[[Datei:Altera-CPGA EPM240G.jpg\|mini\|Zwei CPLDs in [[MBGA]]-Bauweise auf einem [[Universal Serial Bus\|USB-Stecker]]]]
	CPLDs bestehen im Wesentlichen aus folgenden Elementen:		CPLDs bestehen im Wesentlichen aus folgenden Elementen:

Zeile 22:		Zeile 22:

	== Weblinks ==		== Weblinks ==
	* [http://www.mikrocontroller.net/articles/CPLD CPLD-Grundlagen bei mikrocontroller.net]		* [http://www.mikrocontroller.net/articles/CPLD CPLD-Grundlagen] bei mikrocontroller.net

	[[Kategorie:Programmierbare Logik]]		[[Kategorie:Programmierbare Logik]]

Tromla: Änderungen von 80.153.205.25 (Diskussion) auf die letzte Version von Nameless23 zurückgesetzt

2017-11-16T04:46:53Z

Änderungen von 80.153.205.25 (Diskussion) auf die letzte Version von Nameless23 zurückgesetzt

← Nächstältere Version		Version vom 16. November 2017, 06:46 Uhr
Zeile 1:		Zeile 1:

	{{QS-Antrag\|9. Oktober 2017\|2=Artikel beschreibt 10 Jahre alten technischen Stand ("derzeit (Mitte 2007)") für mich als Leser ist nicht zu erkennen, ob sich an dem Stand etwas geändert hat. --[[Spezial:Beiträge/80.153.205.25\|80.153.205.25]] 15:28, 9. Okt. 2017 (CEST)}}

	[[Image:Altera MAX 7128 2500 gate CPLD.jpg\|thumb\|Eom [[Altera]] MAX 7000-series CPLD mit 2500 Gattern.]]		[[Image:Altera MAX 7128 2500 gate CPLD.jpg\|thumb\|Eom [[Altera]] MAX 7000-series CPLD mit 2500 Gattern.]]
	'''Complex Programmable Logic Devices''' ('''CPLD''') stellen in der [[Digitaltechnik]] sogenannte [[Programmierbare logische Anordnung\|programmierbare logische Schaltungen]] dar. Sie sind technologischer Nachfolger der [[Programmable Array Logic]] (PAL) und im Aufbau einfacher als die deutlich komplexeren [[Field Programmable Gate Array]]s (FPGAs).		'''Complex Programmable Logic Devices''' ('''CPLD''') stellen in der [[Digitaltechnik]] sogenannte [[Programmierbare logische Anordnung\|programmierbare logische Schaltungen]] dar. Sie sind technologischer Nachfolger der [[Programmable Array Logic]] (PAL) und im Aufbau einfacher als die deutlich komplexeren [[Field Programmable Gate Array]]s (FPGAs).

80.153.205.25: +QS

2017-10-09T13:28:16Z

+QS

← Nächstältere Version		Version vom 9. Oktober 2017, 15:28 Uhr
Zeile 1:		Zeile 1:

			{{QS-Antrag\|9. Oktober 2017\|2=Artikel beschreibt 10 Jahre alten technischen Stand ("derzeit (Mitte 2007)") für mich als Leser ist nicht zu erkennen, ob sich an dem Stand etwas geändert hat. --[[Spezial:Beiträge/80.153.205.25\|80.153.205.25]] 15:28, 9. Okt. 2017 (CEST)}}

	[[Image:Altera MAX 7128 2500 gate CPLD.jpg\|thumb\|Eom [[Altera]] MAX 7000-series CPLD mit 2500 Gattern.]]		[[Image:Altera MAX 7128 2500 gate CPLD.jpg\|thumb\|Eom [[Altera]] MAX 7000-series CPLD mit 2500 Gattern.]]
	'''Complex Programmable Logic Devices''' ('''CPLD''') stellen in der [[Digitaltechnik]] sogenannte [[Programmierbare logische Anordnung\|programmierbare logische Schaltungen]] dar. Sie sind technologischer Nachfolger der [[Programmable Array Logic]] (PAL) und im Aufbau einfacher als die deutlich komplexeren [[Field Programmable Gate Array]]s (FPGAs).		'''Complex Programmable Logic Devices''' ('''CPLD''') stellen in der [[Digitaltechnik]] sogenannte [[Programmierbare logische Anordnung\|programmierbare logische Schaltungen]] dar. Sie sind technologischer Nachfolger der [[Programmable Array Logic]] (PAL) und im Aufbau einfacher als die deutlich komplexeren [[Field Programmable Gate Array]]s (FPGAs).

← Nächstältere Version		Version vom 16. November 2017, 06:46 Uhr
Zeile 1:		Zeile 1:

	{{QS-Antrag\|9. Oktober 2017\|2=Artikel beschreibt 10 Jahre alten technischen Stand ("derzeit (Mitte 2007)") für mich als Leser ist nicht zu erkennen, ob sich an dem Stand etwas geändert hat. --[[Spezial:Beiträge/80.153.205.25\|80.153.205.25]] 15:28, 9. Okt. 2017 (CEST)}}

	[[Image:Altera MAX 7128 2500 gate CPLD.jpg\|thumb\|Eom [[Altera]] MAX 7000-series CPLD mit 2500 Gattern.]]		[[Image:Altera MAX 7128 2500 gate CPLD.jpg\|thumb\|Eom [[Altera]] MAX 7000-series CPLD mit 2500 Gattern.]]
	'''Complex Programmable Logic Devices''' ('''CPLD''') stellen in der [[Digitaltechnik]] sogenannte [[Programmierbare logische Anordnung\|programmierbare logische Schaltungen]] dar. Sie sind technologischer Nachfolger der [[Programmable Array Logic]] (PAL) und im Aufbau einfacher als die deutlich komplexeren [[Field Programmable Gate Array]]s (FPGAs).		'''Complex Programmable Logic Devices''' ('''CPLD''') stellen in der [[Digitaltechnik]] sogenannte [[Programmierbare logische Anordnung\|programmierbare logische Schaltungen]] dar. Sie sind technologischer Nachfolger der [[Programmable Array Logic]] (PAL) und im Aufbau einfacher als die deutlich komplexeren [[Field Programmable Gate Array]]s (FPGAs).

← Nächstältere Version		Version vom 9. Oktober 2017, 15:28 Uhr
Zeile 1:		Zeile 1:

			{{QS-Antrag\|9. Oktober 2017\|2=Artikel beschreibt 10 Jahre alten technischen Stand ("derzeit (Mitte 2007)") für mich als Leser ist nicht zu erkennen, ob sich an dem Stand etwas geändert hat. --[[Spezial:Beiträge/80.153.205.25\|80.153.205.25]] 15:28, 9. Okt. 2017 (CEST)}}

	[[Image:Altera MAX 7128 2500 gate CPLD.jpg\|thumb\|Eom [[Altera]] MAX 7000-series CPLD mit 2500 Gattern.]]		[[Image:Altera MAX 7128 2500 gate CPLD.jpg\|thumb\|Eom [[Altera]] MAX 7000-series CPLD mit 2500 Gattern.]]
	'''Complex Programmable Logic Devices''' ('''CPLD''') stellen in der [[Digitaltechnik]] sogenannte [[Programmierbare logische Anordnung\|programmierbare logische Schaltungen]] dar. Sie sind technologischer Nachfolger der [[Programmable Array Logic]] (PAL) und im Aufbau einfacher als die deutlich komplexeren [[Field Programmable Gate Array]]s (FPGAs).		'''Complex Programmable Logic Devices''' ('''CPLD''') stellen in der [[Digitaltechnik]] sogenannte [[Programmierbare logische Anordnung\|programmierbare logische Schaltungen]] dar. Sie sind technologischer Nachfolger der [[Programmable Array Logic]] (PAL) und im Aufbau einfacher als die deutlich komplexeren [[Field Programmable Gate Array]]s (FPGAs).