Complex Instruction Set Computer - Versionsgeschichte

NonlineN: Wortlaut verändert zur besseren Lesbarkeit

2025-01-19T09:28:58Z

Wortlaut verändert zur besseren Lesbarkeit

← Nächstältere Version		Version vom 19. Januar 2025, 11:28 Uhr
Zeile 2:		Zeile 2:
	{{Überarbeiten}}		{{Überarbeiten}}
	'''Complex Instruction Set Computer''' ('''CISC'''; engl. für ''Rechner mit komplexem [[Befehlssatz]]'') ist ein Designkonzept für Computer[[prozessor]]en. Die Bezeichnung ist ein [[Retronym]], das mit Einführung der [[Reduced Instruction Set Computer\|RISC-Prozessoren]] geprägt wurde.		'''Complex Instruction Set Computer''' ('''CISC'''; engl. für ''Rechner mit komplexem [[Befehlssatz]]'') ist ein Designkonzept für Computer[[prozessor]]en. Die Bezeichnung ist ein [[Retronym]], das mit Einführung der [[Reduced Instruction Set Computer\|RISC-Prozessoren]] geprägt wurde.
	~~Die~~ ~~Klassifizierung betrifft~~ hierbei üblicherweise ~~die Art und Weise,~~ wie die Befehle, die einem Programmierer oder [[Compiler]] zur Verfügung stehen, wenn ein Programm für einen Prozessor erstellt wird, vom Prozessor abgearbeitet werden. Dabei geht es um die Frage, ob die Befehle von dem Prozessor innerhalb von einem Prozessorzyklus ausgeführt werden, oder ob sie mehrere Zyklen benötigen. CISC bietet hierbei dem Programmierer mächtigere und komfortablere Befehle, die vom Prozessor in der Regel aber nicht in einem Zyklus bearbeitet werden können. [[RISC]] bietet dagegen nur solche Befehle an, die in einem Zyklus abgearbeitet werden können.<ref name="anders">[https://www.andersdx.com/cisc-complex-instruction-set-computer/ Cisc Complex Instruction Set Computer (engl.)]</ref><ref name="spiceworks">[https://www.spiceworks.com/tech/tech-general/articles/risc-vs-cisc/ RISC vs CISC (engl.)]</ref>		Es bezeichnet hierbei üblicherweise wie die Befehle, die einem Programmierer oder [[Compiler]] zur Verfügung stehen, wenn ein Programm für einen Prozessor erstellt wird, vom Prozessor abgearbeitet werden. Dabei geht es um die Frage, ob die Befehle von dem Prozessor innerhalb von einem Prozessorzyklus ausgeführt werden, oder ob sie mehrere Zyklen benötigen. CISC bietet hierbei dem Programmierer mächtigere und komfortablere Befehle, die vom Prozessor in der Regel aber nicht in einem Zyklus bearbeitet werden können. [[RISC]] bietet dagegen nur solche Befehle an, die in einem Zyklus abgearbeitet werden können.<ref name="anders">[https://www.andersdx.com/cisc-complex-instruction-set-computer/ Cisc Complex Instruction Set Computer (engl.)]</ref><ref name="spiceworks">[https://www.spiceworks.com/tech/tech-general/articles/risc-vs-cisc/ RISC vs CISC (engl.)]</ref>

	== Entwicklung ==		== Entwicklung ==

Swollin: Rechtschreibfehler behoben

2024-06-20T13:14:33Z

Rechtschreibfehler behoben

← Nächstältere Version		Version vom 20. Juni 2024, 15:14 Uhr
Zeile 2:		Zeile 2:
	{{Überarbeiten}}		{{Überarbeiten}}
	'''Complex Instruction Set Computer''' ('''CISC'''; engl. für ''Rechner mit komplexem [[Befehlssatz]]'') ist ein Designkonzept für Computer[[prozessor]]en. Die Bezeichnung ist ein [[Retronym]], das mit Einführung der [[Reduced Instruction Set Computer\|RISC-Prozessoren]] geprägt wurde.		'''Complex Instruction Set Computer''' ('''CISC'''; engl. für ''Rechner mit komplexem [[Befehlssatz]]'') ist ein Designkonzept für Computer[[prozessor]]en. Die Bezeichnung ist ein [[Retronym]], das mit Einführung der [[Reduced Instruction Set Computer\|RISC-Prozessoren]] geprägt wurde.
	Die Klassifizierung betrifft hierbei üblicherweise die Art und Weise, wie die Befehle, die einem Programmierer oder [[Compiler]] zur Verfügung stehen, wenn ein Programm für einen Prozessor erstellt wird, vom Prozessor abgearbeitet werden. Dabei geht es um die Frage, ob die Befehle von dem Prozessor innerhalb von einem Prozessorzyklus ausgeführt werden, oder ob sie mehrere Zyklen benötigen. CISC bietet hierbei dem Programmierer mächtigere und komfortablere Befehle, die vom ~~Prozssor~~ in der Regel aber nicht in einem Zyklus bearbeitet werden können. [[RISC]] bietet dagegen nur solche Befehle an, die in einem Zyklus abgearbeitet werden können.<ref name="anders">[https://www.andersdx.com/cisc-complex-instruction-set-computer/ Cisc Complex Instruction Set Computer (engl.)]</ref><ref name="spiceworks">[https://www.spiceworks.com/tech/tech-general/articles/risc-vs-cisc/ RISC vs CISC (engl.)]</ref>		Die Klassifizierung betrifft hierbei üblicherweise die Art und Weise, wie die Befehle, die einem Programmierer oder [[Compiler]] zur Verfügung stehen, wenn ein Programm für einen Prozessor erstellt wird, vom Prozessor abgearbeitet werden. Dabei geht es um die Frage, ob die Befehle von dem Prozessor innerhalb von einem Prozessorzyklus ausgeführt werden, oder ob sie mehrere Zyklen benötigen. CISC bietet hierbei dem Programmierer mächtigere und komfortablere Befehle, die vom Prozessor in der Regel aber nicht in einem Zyklus bearbeitet werden können. [[RISC]] bietet dagegen nur solche Befehle an, die in einem Zyklus abgearbeitet werden können.<ref name="anders">[https://www.andersdx.com/cisc-complex-instruction-set-computer/ Cisc Complex Instruction Set Computer (engl.)]</ref><ref name="spiceworks">[https://www.spiceworks.com/tech/tech-general/articles/risc-vs-cisc/ RISC vs CISC (engl.)]</ref>

	== Entwicklung ==		== Entwicklung ==

2A01:C22:C932:7400:417:758E:58CD:D09C: Grammatikfehler

2024-03-01T16:22:39Z

Grammatikfehler

← Nächstältere Version		Version vom 1. März 2024, 18:22 Uhr
Zeile 2:		Zeile 2:
	{{Überarbeiten}}		{{Überarbeiten}}
	'''Complex Instruction Set Computer''' ('''CISC'''; engl. für ''Rechner mit komplexem [[Befehlssatz]]'') ist ein Designkonzept für Computer[[prozessor]]en. Die Bezeichnung ist ein [[Retronym]], das mit Einführung der [[Reduced Instruction Set Computer\|RISC-Prozessoren]] geprägt wurde.		'''Complex Instruction Set Computer''' ('''CISC'''; engl. für ''Rechner mit komplexem [[Befehlssatz]]'') ist ein Designkonzept für Computer[[prozessor]]en. Die Bezeichnung ist ein [[Retronym]], das mit Einführung der [[Reduced Instruction Set Computer\|RISC-Prozessoren]] geprägt wurde.
	Die Klassifizierung betrifft hierbei üblicherweise die Art und Weise, wie die Befehle, die einem Programmierer oder [[Compiler]] zur Verfügung stehen, wenn ein Programm für einen Prozessor erstellt wird, vom Prozessor abgearbeitet werden. Dabei geht um die Frage, ob die Befehle von dem Prozessor innerhalb von einem Prozessorzyklus ausgeführt werden, oder ob sie mehrere Zyklen benötigen. CISC bietet hierbei dem Programmierer mächtigere und komfortablere Befehle, die vom Prozssor in der Regel aber nicht in einem Zyklus bearbeitet werden können. [[RISC]] bietet dagegen nur solche Befehle an, die in einem Zyklus abgearbeitet werden können.<ref name="anders">[https://www.andersdx.com/cisc-complex-instruction-set-computer/ Cisc Complex Instruction Set Computer (engl.)]</ref><ref name="spiceworks">[https://www.spiceworks.com/tech/tech-general/articles/risc-vs-cisc/ RISC vs CISC (engl.)]</ref>		Die Klassifizierung betrifft hierbei üblicherweise die Art und Weise, wie die Befehle, die einem Programmierer oder [[Compiler]] zur Verfügung stehen, wenn ein Programm für einen Prozessor erstellt wird, vom Prozessor abgearbeitet werden. Dabei geht es um die Frage, ob die Befehle von dem Prozessor innerhalb von einem Prozessorzyklus ausgeführt werden, oder ob sie mehrere Zyklen benötigen. CISC bietet hierbei dem Programmierer mächtigere und komfortablere Befehle, die vom Prozssor in der Regel aber nicht in einem Zyklus bearbeitet werden können. [[RISC]] bietet dagegen nur solche Befehle an, die in einem Zyklus abgearbeitet werden können.<ref name="anders">[https://www.andersdx.com/cisc-complex-instruction-set-computer/ Cisc Complex Instruction Set Computer (engl.)]</ref><ref name="spiceworks">[https://www.spiceworks.com/tech/tech-general/articles/risc-vs-cisc/ RISC vs CISC (engl.)]</ref>

	== Entwicklung ==		== Entwicklung ==

Gak69: Reference-Tag eingefügt

2024-02-16T07:07:49Z

Reference-Tag eingefügt

← Nächstältere Version		Version vom 16. Februar 2024, 09:07 Uhr
Zeile 1:		Zeile 1:
	{{Weiterleitungshinweis\|CISC}}		{{Weiterleitungshinweis\|CISC}}
	{{Überarbeiten}}		{{Überarbeiten}}
	'''Complex Instruction Set Computer''' ('''CISC'''; engl. für ''Rechner mit komplexem [[Befehlssatz]]'') ist ein Designkonzept für Computer[[prozessor]]en. Die Bezeichnung ist ein [[Retronym]], das mit Einführung der [[Reduced Instruction Set Computer\|RISC]]-Prozessoren geprägt wurde.		'''Complex Instruction Set Computer''' ('''CISC'''; engl. für ''Rechner mit komplexem [[Befehlssatz]]'') ist ein Designkonzept für Computer[[prozessor]]en. Die Bezeichnung ist ein [[Retronym]], das mit Einführung der [[Reduced Instruction Set Computer\|RISC-Prozessoren]] geprägt wurde.
	Die Klassifizierung betrifft hierbei üblicherweise die Art und Weise, wie die Befehle, die einem Programmierer oder [[Compiler]] zur Verfügung stehen, wenn ein Programm für einen Prozessor erstellt wird, vom Prozessor abgearbeitet werden. Dabei geht um die Frage, ob die Befehle von dem Prozessor innerhalb von einem Prozessorzyklus ausgeführt werden, oder ob sie mehrere Zyklen benötigen. CISC bietet hierbei dem Programmierer mächtigere und komfortablere Befehle, die vom Prozssor in der Regel aber nicht in einem Zyklus bearbeitet werden können. [[RISC]] bietet dagegen nur solche Befehle an, die in einem Zyklus abgearbeitet werden können.<ref name="anders">[https://www.andersdx.com/cisc-complex-instruction-set-computer/ Cisc Complex Instruction Set Computer (engl.)]</ref><ref name="spiceworks">[https://www.spiceworks.com/tech/tech-general/articles/risc-vs-cisc/ RISC vs CISC (engl.)]</ref>		Die Klassifizierung betrifft hierbei üblicherweise die Art und Weise, wie die Befehle, die einem Programmierer oder [[Compiler]] zur Verfügung stehen, wenn ein Programm für einen Prozessor erstellt wird, vom Prozessor abgearbeitet werden. Dabei geht um die Frage, ob die Befehle von dem Prozessor innerhalb von einem Prozessorzyklus ausgeführt werden, oder ob sie mehrere Zyklen benötigen. CISC bietet hierbei dem Programmierer mächtigere und komfortablere Befehle, die vom Prozssor in der Regel aber nicht in einem Zyklus bearbeitet werden können. [[RISC]] bietet dagegen nur solche Befehle an, die in einem Zyklus abgearbeitet werden können.<ref name="anders">[https://www.andersdx.com/cisc-complex-instruction-set-computer/ Cisc Complex Instruction Set Computer (engl.)]</ref><ref name="spiceworks">[https://www.spiceworks.com/tech/tech-general/articles/risc-vs-cisc/ RISC vs CISC (engl.)]</ref>

Zeile 17:		Zeile 17:
	== Weblinks ==		== Weblinks ==
	* [https://www.bernd-leitenberger.de/cisc-risc.shtml Ausführungen zu CISC und RISC]		* [https://www.bernd-leitenberger.de/cisc-risc.shtml Ausführungen zu CISC und RISC]

			== Einzelnachweise ==
			<references />

	{{Navigationsleiste Prozessorarchitektur}}		{{Navigationsleiste Prozessorarchitektur}}

Güzel-Marmaras: Bearbeitung wurde von Wikipedia angeboten. Einleitung erweitert und Hintergrund für Normalsterbliche verständlich gemacht. Zusätzliche Quellen. Einen mißverständlichen Satz (siehe "Diskussion "veraltet bis falsch") nach unten zu den Details gelegt und die Frage der Mischform (spätere Intel) aus der Diskussion aufgegriffen und in einem Satz adressiert..

2024-02-15T10:50:08Z

Bearbeitung wurde von Wikipedia angeboten. Einleitung erweitert und Hintergrund für Normalsterbliche verständlich gemacht. Zusätzliche Quellen. Einen mißverständlichen Satz (siehe "Diskussion "veraltet bis falsch") nach unten zu den Details gelegt und die Frage der Mischform (spätere Intel) aus der Diskussion aufgegriffen und in einem Satz adressiert..

← Nächstältere Version		Version vom 15. Februar 2024, 12:50 Uhr
Zeile 1:		Zeile 1:
	{{Weiterleitungshinweis\|CISC}}		{{Weiterleitungshinweis\|CISC}}
	{{Überarbeiten}}		{{Überarbeiten}}
	'''Complex Instruction Set Computer''' ('''CISC'''; engl. für ''Rechner mit komplexem [[Befehlssatz]]'') ist ein Designkonzept für Computer[[prozessor]]en. Die Bezeichnung ist ein [[Retronym]], das mit Einführung der [[Reduced Instruction Set Computer\|RISC]]-Prozessoren geprägt wurde~~. Die Intel-[[x86-Prozessor]]familie (bis einschließlich 80386) gehört zu den bekanntesten Vertretern dieses Konzepts~~.		'''Complex Instruction Set Computer''' ('''CISC'''; engl. für ''Rechner mit komplexem [[Befehlssatz]]'') ist ein Designkonzept für Computer[[prozessor]]en. Die Bezeichnung ist ein [[Retronym]], das mit Einführung der [[Reduced Instruction Set Computer\|RISC]]-Prozessoren geprägt wurde.
			Die Klassifizierung betrifft hierbei üblicherweise die Art und Weise, wie die Befehle, die einem Programmierer oder [[Compiler]] zur Verfügung stehen, wenn ein Programm für einen Prozessor erstellt wird, vom Prozessor abgearbeitet werden. Dabei geht um die Frage, ob die Befehle von dem Prozessor innerhalb von einem Prozessorzyklus ausgeführt werden, oder ob sie mehrere Zyklen benötigen. CISC bietet hierbei dem Programmierer mächtigere und komfortablere Befehle, die vom Prozssor in der Regel aber nicht in einem Zyklus bearbeitet werden können. [[RISC]] bietet dagegen nur solche Befehle an, die in einem Zyklus abgearbeitet werden können.<ref name="anders">[https://www.andersdx.com/cisc-complex-instruction-set-computer/ Cisc Complex Instruction Set Computer (engl.)]</ref><ref name="spiceworks">[https://www.spiceworks.com/tech/tech-general/articles/risc-vs-cisc/ RISC vs CISC (engl.)]</ref>

	== Entwicklung ==		== Entwicklung ==
	Anfänglich wurden die [[Befehlssatz\|Befehlssätze]] der Prozessoren immer umfangreicher, um auch komplexere Rechenschritte „auf einmal“ mit nur einem [[Maschinensprache\|Maschinenbefehl]] ausführen zu können, um dadurch schneller und leistungsfähiger zu werden. Zugleich wurde dadurch jedoch auch der Prozessor komplex und schwierig weiterzuentwickeln – und auch schwieriger zu programmieren. Viele Hersteller setzten zunächst auf die [[Mikroprogrammierung]] der Rechenwerke, um Problemfälle leichter korrigieren zu können – dennoch nahm die Komplexität immer weiter zu.		Anfänglich wurden die [[Befehlssatz\|Befehlssätze]] der Prozessoren immer umfangreicher, um auch komplexere Rechenschritte „auf einmal“ mit nur einem [[Maschinensprache\|Maschinenbefehl]] ausführen zu können, um dadurch schneller und leistungsfähiger zu werden. Zugleich wurde dadurch jedoch auch der Prozessor komplex und schwierig weiterzuentwickeln – und auch schwieriger zu programmieren. Viele Hersteller setzten zunächst auf die [[Mikroprogrammierung]] der Rechenwerke, um Problemfälle leichter korrigieren zu können – dennoch nahm die Komplexität immer weiter zu.<ref name="leitenberger">[https://www.bernd-leitenberger.de/cisc-risc.shtml CISC/RISC]</ref>

	Die Bezeichnung CISC wurde in den 1970er Jahren von [[IBM]] gewählt, um klassische Befehlssätze von einer neuartigen Form abzugrenzen, dem ''[[Reduced Instruction Set Computer]]'' (''RISC''). Ein CISC-Befehlssatz zeichnet sich durch viele verhältnismäßig mächtige Einzelbefehle aus, wohingegen RISC zugunsten einer hohen Ausführungsgeschwindigkeit und eines niedrigeren Decodieraufwands weitgehend auf komplexe Befehle verzichtet.		Die Bezeichnung CISC wurde in den 1970er Jahren von [[IBM]] gewählt, um klassische Befehlssätze von einer neuartigen Form abzugrenzen, dem ''[[Reduced Instruction Set Computer]]'' (''RISC''). Ein CISC-Befehlssatz zeichnet sich durch viele verhältnismäßig mächtige Einzelbefehle aus, wohingegen RISC zugunsten einer hohen Ausführungsgeschwindigkeit und eines niedrigeren Decodieraufwands weitgehend auf komplexe Befehle verzichtet.
Zeile 11:		Zeile 12:

	Beispiele für CPUs mit CISC-Befehlssatz sind der [[Intel 8086]], der [[Intel 80386]], der [[Motorola 68000]], der [[Zilog Z80]] und die CPUs der [[System z\|System-z]]-Reihe von IBM.		Beispiele für CPUs mit CISC-Befehlssatz sind der [[Intel 8086]], der [[Intel 80386]], der [[Motorola 68000]], der [[Zilog Z80]] und die CPUs der [[System z\|System-z]]-Reihe von IBM.

			Spätere Intel-Prozessoren per Pentium-Reihe stellen in gewisser Weise eine Mischform dar, da sie dem Programmierer (oder [[Compiler]]) zwar nach außen komplexe Instruktionen zur Verfügung stellen, diese aber intern in RISC-Instruktionen umsetzen und so die interne tatsächliche Abarbeitung auf RISC Prinzipien beruht.<ref name="leitenberger">[https://www.bernd-leitenberger.de/cisc-risc.shtml CISC/RISC]</ref>

	== Weblinks ==		== Weblinks ==

2003:C3:E724:8800:78CC:2BEC:603B:572: Philosophie ist etwas anderes

2022-10-01T17:58:30Z

Philosophie ist etwas anderes

← Nächstältere Version		Version vom 1. Oktober 2022, 19:58 Uhr
Zeile 1:		Zeile 1:
	{{Weiterleitungshinweis\|CISC}}		{{Weiterleitungshinweis\|CISC}}
	{{Überarbeiten}}		{{Überarbeiten}}
	'''Complex Instruction Set Computer''' ('''CISC'''; engl. für ''Rechner mit komplexem [[Befehlssatz]]'') ist ~~eine~~ ~~Designphilosophie~~ für Computer[[prozessor]]en. Die Bezeichnung ist ein [[Retronym]], das mit Einführung der [[Reduced Instruction Set Computer\|RISC]]-Prozessoren geprägt wurde. Die Intel-[[x86-Prozessor]]familie (bis einschließlich 80386) gehört zu den bekanntesten Vertretern dieses Konzepts.		'''Complex Instruction Set Computer''' ('''CISC'''; engl. für ''Rechner mit komplexem [[Befehlssatz]]'') ist ein Designkonzept für Computer[[prozessor]]en. Die Bezeichnung ist ein [[Retronym]], das mit Einführung der [[Reduced Instruction Set Computer\|RISC]]-Prozessoren geprägt wurde. Die Intel-[[x86-Prozessor]]familie (bis einschließlich 80386) gehört zu den bekanntesten Vertretern dieses Konzepts.

	== Entwicklung ==		== Entwicklung ==

2003:CB:2F20:169C:2C69:7A4C:9208:8C3: /* Entwicklung */ Kommafehler korr

2022-03-10T11:52:19Z

Entwicklung: Kommafehler korr

← Nächstältere Version		Version vom 10. März 2022, 13:52 Uhr
Zeile 6:		Zeile 6:
	Anfänglich wurden die [[Befehlssatz\|Befehlssätze]] der Prozessoren immer umfangreicher, um auch komplexere Rechenschritte „auf einmal“ mit nur einem [[Maschinensprache\|Maschinenbefehl]] ausführen zu können, um dadurch schneller und leistungsfähiger zu werden. Zugleich wurde dadurch jedoch auch der Prozessor komplex und schwierig weiterzuentwickeln – und auch schwieriger zu programmieren. Viele Hersteller setzten zunächst auf die [[Mikroprogrammierung]] der Rechenwerke, um Problemfälle leichter korrigieren zu können – dennoch nahm die Komplexität immer weiter zu.		Anfänglich wurden die [[Befehlssatz\|Befehlssätze]] der Prozessoren immer umfangreicher, um auch komplexere Rechenschritte „auf einmal“ mit nur einem [[Maschinensprache\|Maschinenbefehl]] ausführen zu können, um dadurch schneller und leistungsfähiger zu werden. Zugleich wurde dadurch jedoch auch der Prozessor komplex und schwierig weiterzuentwickeln – und auch schwieriger zu programmieren. Viele Hersteller setzten zunächst auf die [[Mikroprogrammierung]] der Rechenwerke, um Problemfälle leichter korrigieren zu können – dennoch nahm die Komplexität immer weiter zu.

	Die Bezeichnung CISC wurde in den 1970er Jahren von [[IBM]] gewählt, um klassische Befehlssätze von einer neuartigen Form abzugrenzen, dem ''[[Reduced Instruction Set Computer]]'' (''RISC''). Ein CISC-Befehlssatz zeichnet sich durch viele, verhältnismäßig mächtige Einzelbefehle aus, wohingegen RISC zugunsten einer hohen Ausführungsgeschwindigkeit und eines niedrigeren Decodieraufwands weitgehend auf komplexe Befehle verzichtet.		Die Bezeichnung CISC wurde in den 1970er Jahren von [[IBM]] gewählt, um klassische Befehlssätze von einer neuartigen Form abzugrenzen, dem ''[[Reduced Instruction Set Computer]]'' (''RISC''). Ein CISC-Befehlssatz zeichnet sich durch viele verhältnismäßig mächtige Einzelbefehle aus, wohingegen RISC zugunsten einer hohen Ausführungsgeschwindigkeit und eines niedrigeren Decodieraufwands weitgehend auf komplexe Befehle verzichtet.

	CPUs mit CISC-Befehlssatz waren lange Zeit [[Mikroprogrammsteuerwerk\|mikroprogrammiert]]. Heute findet man kaum noch mikroprogrammierte CISC-CPUs. Ab dem [[Intel Pentium Pro\|Pentium Pro]] verfügen die Intel-Prozessoren über eine vorgeschaltete Funktionseinheit, die komplexe Befehle in RISC-ähnliche einfache Befehle übersetzt, die ein RISC-ähnlicher CPU-Kern dann ausführt. Je nach Hersteller und CPU werden diese Einheiten [[Mikrobefehl\|ROP, Micro-Op oder µOp]] genannt.		CPUs mit CISC-Befehlssatz waren lange Zeit [[Mikroprogrammsteuerwerk\|mikroprogrammiert]]. Heute findet man kaum noch mikroprogrammierte CISC-CPUs. Ab dem [[Intel Pentium Pro\|Pentium Pro]] verfügen die Intel-Prozessoren über eine vorgeschaltete Funktionseinheit, die komplexe Befehle in RISC-ähnliche einfache Befehle übersetzt, die ein RISC-ähnlicher CPU-Kern dann ausführt. Je nach Hersteller und CPU werden diese Einheiten [[Mikrobefehl\|ROP, Micro-Op oder µOp]] genannt.

Aka: /* Entwicklung */ Durchkopplung

2021-07-05T16:23:51Z

Entwicklung: Durchkopplung

← Nächstältere Version		Version vom 5. Juli 2021, 18:23 Uhr
Zeile 10:		Zeile 10:
	CPUs mit CISC-Befehlssatz waren lange Zeit [[Mikroprogrammsteuerwerk\|mikroprogrammiert]]. Heute findet man kaum noch mikroprogrammierte CISC-CPUs. Ab dem [[Intel Pentium Pro\|Pentium Pro]] verfügen die Intel-Prozessoren über eine vorgeschaltete Funktionseinheit, die komplexe Befehle in RISC-ähnliche einfache Befehle übersetzt, die ein RISC-ähnlicher CPU-Kern dann ausführt. Je nach Hersteller und CPU werden diese Einheiten [[Mikrobefehl\|ROP, Micro-Op oder µOp]] genannt.		CPUs mit CISC-Befehlssatz waren lange Zeit [[Mikroprogrammsteuerwerk\|mikroprogrammiert]]. Heute findet man kaum noch mikroprogrammierte CISC-CPUs. Ab dem [[Intel Pentium Pro\|Pentium Pro]] verfügen die Intel-Prozessoren über eine vorgeschaltete Funktionseinheit, die komplexe Befehle in RISC-ähnliche einfache Befehle übersetzt, die ein RISC-ähnlicher CPU-Kern dann ausführt. Je nach Hersteller und CPU werden diese Einheiten [[Mikrobefehl\|ROP, Micro-Op oder µOp]] genannt.

	Beispiele für CPUs mit CISC-Befehlssatz sind der [[Intel 8086]], der [[Intel 80386]], der [[Motorola 68000]], der [[Zilog Z80]] und die CPUs der [[System z]]-Reihe von IBM.		Beispiele für CPUs mit CISC-Befehlssatz sind der [[Intel 8086]], der [[Intel 80386]], der [[Motorola 68000]], der [[Zilog Z80]] und die CPUs der [[System z\|System-z]]-Reihe von IBM.

	== Weblinks ==		== Weblinks ==

Aka: /* Weblinks */ https

2021-07-02T19:54:26Z

Weblinks: https

← Nächstältere Version		Version vom 2. Juli 2021, 21:54 Uhr
Zeile 13:		Zeile 13:

	== Weblinks ==		== Weblinks ==
	* [~~http~~://www.bernd-leitenberger.de/cisc-risc.shtml Ausführungen zu CISC und RISC]		* [https://www.bernd-leitenberger.de/cisc-risc.shtml Ausführungen zu CISC und RISC]

	{{Navigationsleiste Prozessorarchitektur}}		{{Navigationsleiste Prozessorarchitektur}}

2A02:8071:BA6:6700:DDE1:E2DA:6949:BFE2: /* Weblinks */

2021-06-29T12:14:34Z

Weblinks

← Nächstältere Version		Version vom 29. Juni 2021, 14:14 Uhr
Zeile 14:		Zeile 14:
	== Weblinks ==		== Weblinks ==
	* [http://www.bernd-leitenberger.de/cisc-risc.shtml Ausführungen zu CISC und RISC]		* [http://www.bernd-leitenberger.de/cisc-risc.shtml Ausführungen zu CISC und RISC]
	* [http://www.weblearn.hs-bremen.de/risse/RST/assign02/Intel/risccisc.html Risc vs. Cisc am Beispiel ''Intel'']

	{{Navigationsleiste Prozessorarchitektur}}		{{Navigationsleiste Prozessorarchitektur}}