Advanced Programmable Interrupt Controller - Versionsgeschichte

2A01:C22:9188:FA00:C0D9:7A62:2737:D97F am 20. Juli 2021 um 17:38 Uhr

2021-07-20T17:38:01Z

← Nächstältere Version		Version vom 20. Juli 2021, 19:38 Uhr
Zeile 9:		Zeile 9:

	Das APIC-System wurde ursprünglich von [[Intel]] entwickelt, um die [[Interrupt]]verteilung in [[Multiprozessorsystem]]en zu ermöglichen, was mit dem vorhandenen [[Programmable Interrupt Controller\|XT-PIC]] nicht realisierbar war. Mittlerweile verwenden auch immer mehr Einzelprozessorsysteme das APIC-System, da es noch weitere Probleme des XT-PIC beseitigt:		Das APIC-System wurde ursprünglich von [[Intel]] entwickelt, um die [[Interrupt]]verteilung in [[Multiprozessorsystem]]en zu ermöglichen, was mit dem vorhandenen [[Programmable Interrupt Controller\|XT-PIC]] nicht realisierbar war. Mittlerweile verwenden auch immer mehr Einzelprozessorsysteme das APIC-System, da es noch weitere Probleme des XT-PIC beseitigt:
	* Mehr Eingänge für Interruptleitungen verringern die Wahrscheinlichkeit, dass sich mehrere Geräte einen Interrupt teilen müssen		* Mehr Eingänge für Interruptleitungen verringern die Wahrscheinlichkeit, dass sich mehrere Geräte einen Interrupt teilen müssen.
	* Mehr Flexibilität: Jeder Interrupt kann separat konfiguriert werden.		* Mehr Flexibilität: Jeder Interrupt kann separat konfiguriert werden.
	* Prioritäten der Interrupts können nahezu beliebig festgelegt werden.		* Prioritäten der Interrupts können nahezu beliebig festgelegt werden.
	* [[Message-Signaled Interrupts]] werden unterstützt.		* [[Message-Signaled Interrupts]] werden unterstützt.
	* Prozessoren können sich gegenseitig Interrupts schicken ([[Inter Processor Interrupt\|Interprocessor Interrupts]]).		* Prozessoren können sich gegenseitig Interrupts schicken ([[Inter Processor Interrupt\|Interprocessor Interrupts]]).
	* Schnellere Programmierung, vor allem des Local APIC		* Schnellere Programmierung, vor allem des Local APIC.

	APIC wird heute von allen aktuellen Betriebssystemen unterstützt, ist aber auch für eine Reihe von Fehlern verantwortlich, da die Implementierungen teilweise fehlerhaft sind.		APIC wird heute von allen aktuellen Betriebssystemen unterstützt, ist aber auch für eine Reihe von Fehlern verantwortlich, da die Implementierungen teilweise fehlerhaft sind.

217.225.180.52: K

2020-04-29T09:34:01Z

137.226.147.87: fehlendes Komma ergänzt

2018-02-19T20:21:29Z

fehlendes Komma ergänzt

← Nächstältere Version		Version vom 19. Februar 2018, 22:21 Uhr
Zeile 8:		Zeile 8:
	Vereinfacht funktioniert das System so, dass der I/O-APIC die [[Interrupt Request]]s von den Geräten im System entgegennimmt, und sie als ''Interrupt Messages'' auf die Local APICs in den Prozessoren des Systems verteilt. Die Local APICs leiten dann wiederum den jeweils höchstpriorisierten Interrupt an den CPU-Kern weiter. Ist dieser abgearbeitet, leitet der Local APIC den nächsten Interrupt weiter.		Vereinfacht funktioniert das System so, dass der I/O-APIC die [[Interrupt Request]]s von den Geräten im System entgegennimmt, und sie als ''Interrupt Messages'' auf die Local APICs in den Prozessoren des Systems verteilt. Die Local APICs leiten dann wiederum den jeweils höchstpriorisierten Interrupt an den CPU-Kern weiter. Ist dieser abgearbeitet, leitet der Local APIC den nächsten Interrupt weiter.

	Das APIC-System wurde ursprünglich von Intel entwickelt um die [[Interrupt]]verteilung in [[Multiprozessorsystem]]en zu ermöglichen, was mit dem vorhandenen [[Programmable Interrupt Controller\|XT-PIC]] nicht realisierbar war. Mittlerweile verwenden auch immer mehr Einzelprozessorsysteme das APIC-System, da es noch weitere Probleme des XT-PIC beseitigt:		Das APIC-System wurde ursprünglich von Intel entwickelt, um die [[Interrupt]]verteilung in [[Multiprozessorsystem]]en zu ermöglichen, was mit dem vorhandenen [[Programmable Interrupt Controller\|XT-PIC]] nicht realisierbar war. Mittlerweile verwenden auch immer mehr Einzelprozessorsysteme das APIC-System, da es noch weitere Probleme des XT-PIC beseitigt:
	* mehr Eingänge für Interruptleitungen verringern die Wahrscheinlichkeit, dass sich mehrere Geräte einen Interrupt teilen müssen		* mehr Eingänge für Interruptleitungen verringern die Wahrscheinlichkeit, dass sich mehrere Geräte einen Interrupt teilen müssen
	* mehr Flexibilität: jeder Interrupt kann separat konfiguriert werden		* mehr Flexibilität: jeder Interrupt kann separat konfiguriert werden

Iso 4: u.a. ACPI besser angebunden

2016-06-07T06:21:31Z

u.a. ACPI besser angebunden

← Nächstältere Version		Version vom 7. Juni 2016, 08:21 Uhr
Zeile 1:		Zeile 1:
	Der '''Advanced Programmable Interrupt Controller''' (APIC, nicht zu verwechseln mit [[ACPI]]) sorgt für die Verteilung von [[Interrupt]]s in [[X86-Prozessor\|x86-]] und [[Intel Itanium\|Itanium]]-basierenden Computersystemen.		Der '''{{lang\|en\|Advanced Programmable Interrupt Controller}}''' (kurz ''{{lang\|en\|APIC}}'', nicht zu verwechseln mit ''[[Advanced Configuration and Power Interface\|ACPI]]'') sorgt für die Verteilung von [[Interrupt]]s in [[X86-Prozessor\|x86-]] und [[Intel Itanium\|Itanium]]-basierenden Computersystemen.

	Der APIC besteht im Gegensatz zum [[Programmable Interrupt Controller\|PIC]] aus zwei Komponenten, dem		Der APIC besteht im Gegensatz zum [[Programmable Interrupt Controller\|PIC]] aus zwei Komponenten, dem
	* ''Local APIC'', normalerweise Teil der [[Hauptprozessor\|CPU]], und dem		* ''{{lang\|en\|Local APIC}}'', normalerweise Teil der [[Hauptprozessor\|CPU]], und dem
	* ''I/O-APIC'' im [[Chipsatz]].		* ''{{lang\|en\|I/O-APIC}}'' im [[Chipsatz]].
	Für die CPU-Familien [[Intel Pentium\|Pentium]], [[Intel Pentium Pro\|Pentium Pro]], [[Intel Pentium II\|Pentium II]] und [[Intel Pentium III\|Pentium III]] (Generation P5 und P6) kommt ein zusätzliches APIC-Bus-System dazu, das die einzelnen APICs untereinander verbindet. Seit dem [[Intel Pentium 4\|Pentium 4]] (Generation [[Intel-NetBurst-Mikroarchitektur\|NetBurst]] und [[Intel-Core-Mikroarchitektur\|Core]]) werden die Nachrichten zwischen den APICs über den normalen plattformspezifischen System-Bus ausgetauscht.		Für die CPU-Familien [[Intel Pentium\|Pentium]], [[Intel Pentium Pro\|Pentium Pro]], [[Intel Pentium II\|Pentium II]] und [[Intel Pentium III\|Pentium III]] (Generation P5 und P6) kommt ein zusätzliches APIC-Bus-System dazu, das die einzelnen APICs untereinander verbindet. Seit dem [[Intel Pentium 4\|Pentium 4]] (Generation [[Intel-NetBurst-Mikroarchitektur\|NetBurst]] und [[Intel-Core-Mikroarchitektur\|Core]]) werden die Nachrichten zwischen den APICs über den normalen plattformspezifischen System-Bus ausgetauscht.

Summ am 1. März 2015 um 10:31 Uhr

2015-03-01T10:31:50Z

← Nächstältere Version		Version vom 1. März 2015, 12:31 Uhr
Zeile 22:		Zeile 22:
	* [http://www.intel.com/products/processor/manuals/index.htm IA-32 Intel® Architecture Software Developer’s Manual Volume 3A Chapter 9: System Programming Guide] (Local APIC, englisch)		* [http://www.intel.com/products/processor/manuals/index.htm IA-32 Intel® Architecture Software Developer’s Manual Volume 3A Chapter 9: System Programming Guide] (Local APIC, englisch)

	[[Kategorie:Chipsatz]]		[[Kategorie:Chipsatz\|!]]
	[[Kategorie:Controller (Hardware)]]		[[Kategorie:Controller (Hardware)]]

Summ am 28. Februar 2015 um 17:16 Uhr

2015-02-28T17:16:38Z

← Nächstältere Version		Version vom 28. Februar 2015, 19:16 Uhr
Zeile 23:		Zeile 23:

	[[Kategorie:Chipsatz]]		[[Kategorie:Chipsatz]]
			[[Kategorie:Controller (Hardware)]]

Summ am 28. Februar 2015 um 16:30 Uhr

2015-02-28T16:30:43Z

← Nächstältere Version		Version vom 28. Februar 2015, 18:30 Uhr
Zeile 22:		Zeile 22:
	* [http://www.intel.com/products/processor/manuals/index.htm IA-32 Intel® Architecture Software Developer’s Manual Volume 3A Chapter 9: System Programming Guide] (Local APIC, englisch)		* [http://www.intel.com/products/processor/manuals/index.htm IA-32 Intel® Architecture Software Developer’s Manual Volume 3A Chapter 9: System Programming Guide] (Local APIC, englisch)

	[[Kategorie:~~Hardware~~]]		[[Kategorie:Chipsatz]]

KLBot2: Bot: 10 Interwiki-Link(s) nach Wikidata (:d:Q379711) migriert

2013-03-26T02:47:38Z

Bot: 10 Interwiki-Link(s) nach Wikidata (d:Q379711) migriert

← Nächstältere Version		Version vom 26. März 2013, 04:47 Uhr
Zeile 23:		Zeile 23:

	[[Kategorie:Hardware]]		[[Kategorie:Hardware]]

	[[ar:أبيك]]
	[[ca:APIC]]
	[[en:Advanced Programmable Interrupt Controller]]
	[[es:Advanced Programmable Interrupt Controller]]
	[[it:Controllore Avanzato di Interruzioni Programmabile]]
	[[ja:APIC]]
	[[ko:APIC]]
	[[pl:APIC]]
	[[pt:Advanced Programmable Interrupt Controller]]
	[[ru:APIC]]

MerlIwBot: Bot: Ergänze: ar:أبيك

2012-05-28T15:56:37Z

Bot: Ergänze: ar:أبيك

← Nächstältere Version		Version vom 28. Mai 2012, 17:56 Uhr
Zeile 24:		Zeile 24:
	[[Kategorie:Hardware]]		[[Kategorie:Hardware]]

			[[ar:أبيك]]
	[[ca:APIC]]		[[ca:APIC]]
	[[en:Advanced Programmable Interrupt Controller]]		[[en:Advanced Programmable Interrupt Controller]]

Xqbot: Bot: Ändere: es:Advanced Programmable Interrupt Controller; kosmetische Änderungen

2010-11-09T01:11:50Z

Bot: Ändere: es:Advanced Programmable Interrupt Controller; kosmetische Änderungen

← Nächstältere Version		Version vom 9. November 2010, 03:11 Uhr
Zeile 1:		Zeile 1:
	Der '''Advanced Programmable Interrupt Controller''' (APIC, nicht zu verwechseln mit [[ACPI]]) sorgt für die Verteilung von [[Interrupt]]s in [[~~x86~~-Prozessor\|x86-]] und [[Intel Itanium\|Itanium]]-basierenden Computersystemen.		Der '''Advanced Programmable Interrupt Controller''' (APIC, nicht zu verwechseln mit [[ACPI]]) sorgt für die Verteilung von [[Interrupt]]s in [[X86-Prozessor\|x86-]] und [[Intel Itanium\|Itanium]]-basierenden Computersystemen.

	Der APIC besteht im Gegensatz zum [[Programmable Interrupt Controller\|PIC]] aus zwei Komponenten, dem		Der APIC besteht im Gegensatz zum [[Programmable Interrupt Controller\|PIC]] aus zwei Komponenten, dem
Zeile 26:		Zeile 26:
	[[ca:APIC]]		[[ca:APIC]]
	[[en:Advanced Programmable Interrupt Controller]]		[[en:Advanced Programmable Interrupt Controller]]
			[[es:Advanced Programmable Interrupt Controller]]
	[[es:APIC]]
	[[it:Controllore Avanzato di Interruzioni Programmabile]]		[[it:Controllore Avanzato di Interruzioni Programmabile]]
	[[ja:APIC]]		[[ja:APIC]]

← Nächstältere Version		Version vom 7. Juni 2016, 08:21 Uhr
Zeile 1:		Zeile 1:
	Der '''Advanced Programmable Interrupt Controller''' (APIC, nicht zu verwechseln mit [[ACPI]]) sorgt für die Verteilung von [[Interrupt]]s in [[X86-Prozessor\|x86-]] und [[Intel Itanium\|Itanium]]-basierenden Computersystemen.		Der '''{{lang\|en\|Advanced Programmable Interrupt Controller}}''' (kurz ''{{lang\|en\|APIC}}'', nicht zu verwechseln mit ''[[Advanced Configuration and Power Interface\|ACPI]]'') sorgt für die Verteilung von [[Interrupt]]s in [[X86-Prozessor\|x86-]] und [[Intel Itanium\|Itanium]]-basierenden Computersystemen.

	Der APIC besteht im Gegensatz zum [[Programmable Interrupt Controller\|PIC]] aus zwei Komponenten, dem		Der APIC besteht im Gegensatz zum [[Programmable Interrupt Controller\|PIC]] aus zwei Komponenten, dem
	* ''Local APIC'', normalerweise Teil der [[Hauptprozessor\|CPU]], und dem		* ''{{lang\|en\|Local APIC}}'', normalerweise Teil der [[Hauptprozessor\|CPU]], und dem
	* ''I/O-APIC'' im [[Chipsatz]].		* ''{{lang\|en\|I/O-APIC}}'' im [[Chipsatz]].
	Für die CPU-Familien [[Intel Pentium\|Pentium]], [[Intel Pentium Pro\|Pentium Pro]], [[Intel Pentium II\|Pentium II]] und [[Intel Pentium III\|Pentium III]] (Generation P5 und P6) kommt ein zusätzliches APIC-Bus-System dazu, das die einzelnen APICs untereinander verbindet. Seit dem [[Intel Pentium 4\|Pentium 4]] (Generation [[Intel-NetBurst-Mikroarchitektur\|NetBurst]] und [[Intel-Core-Mikroarchitektur\|Core]]) werden die Nachrichten zwischen den APICs über den normalen plattformspezifischen System-Bus ausgetauscht.		Für die CPU-Familien [[Intel Pentium\|Pentium]], [[Intel Pentium Pro\|Pentium Pro]], [[Intel Pentium II\|Pentium II]] und [[Intel Pentium III\|Pentium III]] (Generation P5 und P6) kommt ein zusätzliches APIC-Bus-System dazu, das die einzelnen APICs untereinander verbindet. Seit dem [[Intel Pentium 4\|Pentium 4]] (Generation [[Intel-NetBurst-Mikroarchitektur\|NetBurst]] und [[Intel-Core-Mikroarchitektur\|Core]]) werden die Nachrichten zwischen den APICs über den normalen plattformspezifischen System-Bus ausgetauscht.

← Nächstältere Version		Version vom 29. April 2020, 11:34 Uhr
Zeile 8:		Zeile 8:
	Vereinfacht funktioniert das System so, dass der I/O-APIC die [[Interrupt Request]]s von den Geräten im System entgegennimmt, und sie als ''Interrupt Messages'' auf die Local APICs in den Prozessoren des Systems verteilt. Die Local APICs leiten dann wiederum den jeweils höchstpriorisierten Interrupt an den CPU-Kern weiter. Ist dieser abgearbeitet, leitet der Local APIC den nächsten Interrupt weiter.		Vereinfacht funktioniert das System so, dass der I/O-APIC die [[Interrupt Request]]s von den Geräten im System entgegennimmt, und sie als ''Interrupt Messages'' auf die Local APICs in den Prozessoren des Systems verteilt. Die Local APICs leiten dann wiederum den jeweils höchstpriorisierten Interrupt an den CPU-Kern weiter. Ist dieser abgearbeitet, leitet der Local APIC den nächsten Interrupt weiter.

	Das APIC-System wurde ursprünglich von Intel entwickelt, um die [[Interrupt]]verteilung in [[Multiprozessorsystem]]en zu ermöglichen, was mit dem vorhandenen [[Programmable Interrupt Controller\|XT-PIC]] nicht realisierbar war. Mittlerweile verwenden auch immer mehr Einzelprozessorsysteme das APIC-System, da es noch weitere Probleme des XT-PIC beseitigt:		Das APIC-System wurde ursprünglich von [[Intel]] entwickelt, um die [[Interrupt]]verteilung in [[Multiprozessorsystem]]en zu ermöglichen, was mit dem vorhandenen [[Programmable Interrupt Controller\|XT-PIC]] nicht realisierbar war. Mittlerweile verwenden auch immer mehr Einzelprozessorsysteme das APIC-System, da es noch weitere Probleme des XT-PIC beseitigt:
	* ~~mehr~~ Eingänge für Interruptleitungen verringern die Wahrscheinlichkeit, dass sich mehrere Geräte einen Interrupt teilen müssen		* Mehr Eingänge für Interruptleitungen verringern die Wahrscheinlichkeit, dass sich mehrere Geräte einen Interrupt teilen müssen
	* ~~mehr~~ Flexibilität: ~~jeder~~ Interrupt kann separat konfiguriert werden		* Mehr Flexibilität: Jeder Interrupt kann separat konfiguriert werden.
	* Prioritäten der Interrupts können nahezu beliebig festgelegt werden		* Prioritäten der Interrupts können nahezu beliebig festgelegt werden.
	* [[Message-Signaled Interrupts]] werden unterstützt		* [[Message-Signaled Interrupts]] werden unterstützt.
	* Prozessoren können sich gegenseitig Interrupts schicken ([[Inter Processor Interrupt\|Interprocessor Interrupts]])		* Prozessoren können sich gegenseitig Interrupts schicken ([[Inter Processor Interrupt\|Interprocessor Interrupts]]).
	* ~~schnellere~~ Programmierung, vor allem des Local ~~APICs~~		* Schnellere Programmierung, vor allem des Local APIC

	APIC wird ~~heutzutage~~ von allen aktuellen Betriebssystemen unterstützt, ist aber auch für eine Reihe von Fehlern verantwortlich, da die Implementierungen teilweise fehlerhaft sind.		APIC wird heute von allen aktuellen Betriebssystemen unterstützt, ist aber auch für eine Reihe von Fehlern verantwortlich, da die Implementierungen teilweise fehlerhaft sind.

	== Weblinks ==		== Weblinks ==
	* [http://www.intel.com/design/chipsets/datashts/290566.htm Intel® 82093AA I/O Advanced Programmable Interrupt Controller (I/O APIC)] ~~(englisch)~~		* [http://www.intel.com/design/chipsets/datashts/290566.htm Intel® 82093AA I/O Advanced Programmable Interrupt Controller (I/O APIC)]
	* [http://www.intel.com/products/processor/manuals/index.htm IA-32 Intel® Architecture Software Developer’s Manual Volume 3A Chapter 9: System Programming Guide] (Local APIC~~, englisch~~)		* [http://www.intel.com/products/processor/manuals/index.htm IA-32 Intel® Architecture Software Developer’s Manual Volume 3A Chapter 9: System Programming Guide] (Local APIC)

	[[Kategorie:Chipsatz\|!]]		[[Kategorie:Chipsatz\|!]]