Advanced Boolean Equation Language - Versionsgeschichte

Aka: Abkürzung korrigiert

2023-03-25T21:16:07Z

Abkürzung korrigiert

← Nächstältere Version		Version vom 25. März 2023, 23:16 Uhr
Zeile 9:		Zeile 9:

	=== Reservierte Schlüsselworte ===		=== Reservierte Schlüsselworte ===
	Es gibt ca. 30 Schlüsselworte, die nicht frei verwendet werden dürfen (z. B. if, else, istype, buffer, com, when, then, truth_table, equations, u.a.m.)		Es gibt ca. 30 Schlüsselworte, die nicht frei verwendet werden dürfen (z. B. if, else, istype, buffer, com, when, then, truth_table, equations, u. a. m.)

	==== Identifier (selbstdefinierte Signalbezeichner) ====		==== Identifier (selbstdefinierte Signalbezeichner) ====

Kuebi: /* Reservierte Schlüsselworte */ typo

2023-03-25T15:34:04Z

Reservierte Schlüsselworte: typo

← Nächstältere Version		Version vom 25. März 2023, 17:34 Uhr
Zeile 9:		Zeile 9:

	=== Reservierte Schlüsselworte ===		=== Reservierte Schlüsselworte ===
	Es gibt ca. 30 Schlüsselworte, die nicht frei verwendet werden dürfen (z. B. if, else, istype, buffer, com, when, then, truth_table, equations, u.a...)		Es gibt ca. 30 Schlüsselworte, die nicht frei verwendet werden dürfen (z. B. if, else, istype, buffer, com, when, then, truth_table, equations, u.a.m.)

	==== Identifier (selbstdefinierte Signalbezeichner) ====		==== Identifier (selbstdefinierte Signalbezeichner) ====

2A02:810C:C13F:F414:F5E0:C25C:C077:8423: /* Identifier (selbstdefinierte Singnalbezeichner) */ Typo, wahrscheinlich Signalbezeichner gemeint?

2021-06-11T23:31:43Z

Identifier (selbstdefinierte Singnalbezeichner): Typo, wahrscheinlich Signalbezeichner gemeint?

← Nächstältere Version		Version vom 12. Juni 2021, 01:31 Uhr
Zeile 11:		Zeile 11:
	Es gibt ca. 30 Schlüsselworte, die nicht frei verwendet werden dürfen (z. B. if, else, istype, buffer, com, when, then, truth_table, equations, u.a...)		Es gibt ca. 30 Schlüsselworte, die nicht frei verwendet werden dürfen (z. B. if, else, istype, buffer, com, when, then, truth_table, equations, u.a...)

	==== Identifier (selbstdefinierte ~~Singnalbezeichner~~) ====		==== Identifier (selbstdefinierte Signalbezeichner) ====
	Identifier müssen mit einem Buchstaben oder Unterstrich beginnen und dürfen maximal 31 Zeichen lang sein. Identifier dürfen keine Sonderzeichen (außer ~ und _), Umlaute (ä, ö, ü) oder Leerzeichen enthalten. '''Identifier sind case-sensitiv'''!		Identifier müssen mit einem Buchstaben oder Unterstrich beginnen und dürfen maximal 31 Zeichen lang sein. Identifier dürfen keine Sonderzeichen (außer ~ und _), Umlaute (ä, ö, ü) oder Leerzeichen enthalten. '''Identifier sind case-sensitiv'''!

Cepheiden am 2. Januar 2020 um 22:54 Uhr

2020-01-02T22:54:05Z

Koyaanisqatsi01: /* Dot-Extensions */ Tippfehler korrigiert

2019-12-07T22:36:02Z

Dot-Extensions: Tippfehler korrigiert

← Nächstältere Version		Version vom 8. Dezember 2019, 00:36 Uhr
Zeile 52:		Zeile 52:
	* '''.Pin''' ist das Signal am Ausgangspin. Durch Verwendung von '''.OE''' sind auch bidirektionale Busse möglich.		* '''.Pin''' ist das Signal am Ausgangspin. Durch Verwendung von '''.OE''' sind auch bidirektionale Busse möglich.

	Weitere Dot-Extensions werden bausteinspezifisch direkt umgesetzt oder emuliert. So kann in einem CPLD, welches nur D-Flipflops enthält, mittels '''.J''' und '''.K''' oder '''.R''' und '''.S''' das Verhalten eines JK- oder RS-Flipflops nachgebildet werden. Wenn die internen Flipflops des CPLD kein asynchrones Setz-Signal ('''.AS''') aufweisen, wird bei der Verwendung von '''.AS''' die Logik des Flipflops invertiert und ~~statt dessen~~ der asynchrone Rücksetzeingang '''.AR''' genutzt. Dabei kann '''.AR''' und '''.AS''' nicht gleichzeitig genutzt werden.		Weitere Dot-Extensions werden bausteinspezifisch direkt umgesetzt oder emuliert. So kann in einem CPLD, welches nur D-Flipflops enthält, mittels '''.J''' und '''.K''' oder '''.R''' und '''.S''' das Verhalten eines JK- oder RS-Flipflops nachgebildet werden. Wenn die internen Flipflops des CPLD kein asynchrones Setz-Signal ('''.AS''') aufweisen, wird bei der Verwendung von '''.AS''' die Logik des Flipflops invertiert und stattdessen der asynchrone Rücksetzeingang '''.AR''' genutzt. Dabei kann '''.AR''' und '''.AS''' nicht gleichzeitig genutzt werden.

	== Beispiel Ampelschaltung in ABEL-HDL ==		== Beispiel Ampelschaltung in ABEL-HDL ==

88.152.34.210: /* Dot-Extensions */

2018-12-25T18:02:28Z

Dot-Extensions

← Nächstältere Version		Version vom 25. Dezember 2018, 20:02 Uhr
Zeile 47:		Zeile 47:
	* '''.OE''' schaltet den Tristate-Buffer		* '''.OE''' schaltet den Tristate-Buffer
	* '''.D''' ist der Daten-Eingang des Flipflops		* '''.D''' ist der Daten-Eingang des Flipflops
	* '''.CLK''' bezeichnet den Takt-Eingang des ~~Flopflops~~		* '''.CLK''' bezeichnet den Takt-Eingang des Flipflops
	* '''.AR''' bezeichnet den asynchronen Rücksetzeingang des Flipflops		* '''.AR''' bezeichnet den asynchronen Rücksetzeingang des Flipflops
	* '''.Q''' ist der Ausgang des Flipflops. Bei internen Flipflops (NODE) kann nur '''.Q''' genutzt werden.		* '''.Q''' ist der Ausgang des Flipflops. Bei internen Flipflops (NODE) kann nur '''.Q''' genutzt werden.

Aka: Tippfehler entfernt, deutsch

2018-07-20T19:06:27Z

Tippfehler entfernt, deutsch

← Nächstältere Version		Version vom 20. Juli 2018, 21:06 Uhr
Zeile 39:		Zeile 39:
	* ''':=''' bei Ausgängen mit Flipflop		* ''':=''' bei Ausgängen mit Flipflop

	[[Datei:ABEL-DOT-Extensions .gif\|alternativtext=Dot-Extensions\|mini\|~~upright~~=1.8\|Dot-Extensions eines D-Flipflops in einem CPLD]]		[[Datei:ABEL-DOT-Extensions .gif\|alternativtext=Dot-Extensions\|mini\|hochkant=1.8\|Dot-Extensions eines D-Flipflops in einem CPLD]]

	=== Dot-Extensions ===		=== Dot-Extensions ===
Zeile 50:		Zeile 50:
	* '''.AR''' bezeichnet den asynchronen Rücksetzeingang des Flipflops		* '''.AR''' bezeichnet den asynchronen Rücksetzeingang des Flipflops
	* '''.Q''' ist der Ausgang des Flipflops. Bei internen Flipflops (NODE) kann nur '''.Q''' genutzt werden.		* '''.Q''' ist der Ausgang des Flipflops. Bei internen Flipflops (NODE) kann nur '''.Q''' genutzt werden.
	* '''.Pin''' ist das Signal am Ausgangspin. Durch ~~verwendung~~ von '''.OE''' sind auch bidirektionale Busse möglich.		* '''.Pin''' ist das Signal am Ausgangspin. Durch Verwendung von '''.OE''' sind auch bidirektionale Busse möglich.

	Weitere Dot-Extensions werden bausteinspezifisch direkt umgesetzt oder emuliert. So kann in einem CPLD, welches nur D-Flipflops enthält, mittels '''.J''' und '''.K''' oder '''.R''' und '''.S''' das Verhalten eines JK- oder RS-Flipflops nachgebildet werden. Wenn die internen Flipflops des CPLD kein asynchrones Setz-Signal ('''.AS''') aufweisen, wird bei der Verwendung von '''.AS''' die Logik des Flipflops invertiert und statt dessen der asynchrone Rücksetzeingang '''.AR''' genutzt. Dabei kann '''.AR''' und '''.AS''' nicht gleichzeitig genutzt werden.		Weitere Dot-Extensions werden bausteinspezifisch direkt umgesetzt oder emuliert. So kann in einem CPLD, welches nur D-Flipflops enthält, mittels '''.J''' und '''.K''' oder '''.R''' und '''.S''' das Verhalten eines JK- oder RS-Flipflops nachgebildet werden. Wenn die internen Flipflops des CPLD kein asynchrones Setz-Signal ('''.AS''') aufweisen, wird bei der Verwendung von '''.AS''' die Logik des Flipflops invertiert und statt dessen der asynchrone Rücksetzeingang '''.AR''' genutzt. Dabei kann '''.AR''' und '''.AS''' nicht gleichzeitig genutzt werden.

2003:78:8D0B:7800:CCA5:B09E:A1F1:B168: /* Beispiel Ampelschaltung in ABEL-HDL */

2018-07-20T00:54:07Z

Beispiel Ampelschaltung in ABEL-HDL

← Nächstältere Version		Version vom 20. Juli 2018, 02:54 Uhr
Zeile 55:		Zeile 55:

	== Beispiel Ampelschaltung in ABEL-HDL ==		== Beispiel Ampelschaltung in ABEL-HDL ==
	Der folgende [[Quelltext]] stellt ein [[Computerprogramm\|Programm]] zur einfachen Ampelschaltung dar, welches die Ampelphasen rot – rot/gelb – grün – gelb – rot – usw. durchläuft, solange ein High Signal am Enable Eingang anliegt.		Der folgende [[Quelltext]] stellt ein [[Computerprogramm\|Programm]] zur einfachen Ampelschaltung dar, welches die Ampelphasen rot – rot/gelb – grün – gelb – rot – usw. durchläuft, solange ein High-Signal am Enable-Eingang anliegt.

	<!-- start des quellcodes -->		<!-- start des quellcodes -->

2003:78:8D0B:7800:CCA5:B09E:A1F1:B168: /* Operatoren */

2018-07-20T00:46:13Z

Operatoren

← Nächstältere Version		Version vom 20. Juli 2018, 02:46 Uhr
Zeile 32:		Zeile 32:

	* Logische Operatoren sind: '''!''' (NOT), '''&''' (AND), '''#''' (OR), '''$''' (XOR), '''!$''' (XNOR), '''<<''' (Shift left) und '''>>''' (Shift right)		* Logische Operatoren sind: '''!''' (NOT), '''&''' (AND), '''#''' (OR), '''$''' (XOR), '''!$''' (XNOR), '''<<''' (Shift left) und '''>>''' (Shift right)
	* Arithmetische Operatoren sind '''+''' (Addition), '''-''' (Subtraktion oder ~~2er-Komplement~~), '''*''' (Multiplikation) und '''/''' (Division)		* Arithmetische Operatoren sind '''+''' (Addition), '''−''' (Subtraktion oder Zweierkomplement), '''*''' (Multiplikation) und '''/''' (Division)
	* Die Vergleichsoperationen entsprechen der Syntax vieler Hochsprachen. Möglich sind '''==''', '''!=''', '''<''', '''<=''', '''>''', '''<='''		* Die Vergleichsoperationen entsprechen der Syntax vieler Hochsprachen. Möglich sind '''==''', '''!=''', '''<''', '''<=''', '''>''', '''<='''

2003:78:8D0B:7800:CCA5:B09E:A1F1:B168: /* Kommentare */

2018-07-20T00:45:04Z

Kommentare

← Nächstältere Version		Version vom 20. Juli 2018, 02:45 Uhr
Zeile 18:		Zeile 18:

	* Beginn und Ende mit '''"''' kennzeichnen		* Beginn und Ende mit '''"''' kennzeichnen
	* Beginn mit '''// -''' gilt bis Zeilenende, sinnvoll wenn Kommentar " enthält		* Beginn mit '''// -''' gilt bis Zeilenende, sinnvoll wenn Kommentar selbst '''"''' enthält

	=== Konstanten (Auswahl) ===		=== Konstanten (Auswahl) ===

← Nächstältere Version		Version vom 3. Januar 2020, 00:54 Uhr
Zeile 1:		Zeile 1:
	Die '''Advanced Boolean Equation Language''' ('''ABEL''') ist eine heute kaum noch genutzte [[Hardwarebeschreibungssprache]], die in der Digitaltechnik der 1980er und 1990er Jahre eingesetzt wurde, um einfache logische Schaltungen für Bausteine wie CPLDs ([[Complex Programmable Logic Device]]s) und für kleinere FPGAs ([[Field Programmable Gate Array]]) zu entwerfen. Die Beschreibung erfolgt mit booleschen Gleichungen, Wahrheitstafeln oder bedingten Zuweisungen. Bei Zustandsautomaten können die Zustandsübergänge als STATE_DIAGRAMM beschrieben werden. Während [[Verilog]] und [[Very High Speed Integrated Circuit Hardware Description Language\|VHDL]] ursprünglich nur für die Schaltungssimulation konzipiert wurden, lag das Augenmerk bei der Konzeption von ABEL auf der automatischen und sehr hardwarenahen Generierung von Programmierfiles für CPLDs.		Die '''Advanced Boolean Equation Language''' ('''ABEL''') ist eine heute kaum noch genutzte [[Hardwarebeschreibungssprache]], die in der Digitaltechnik der 1980er und 1990er Jahre eingesetzt wurde, um einfache logische Schaltungen für Bausteine wie CPLDs ([[Complex Programmable Logic Device]]s) und für kleinere FPGAs ([[Field Programmable Gate Array]]) zu entwerfen. Die Beschreibung erfolgt mit booleschen Gleichungen, Wahrheitstafeln oder bedingten Zuweisungen. Bei Zustandsautomaten können die Zustandsübergänge als STATE_DIAGRAMM beschrieben werden. Während [[Verilog]] und [[Very High Speed Integrated Circuit Hardware Description Language\|VHDL]] ursprünglich nur für die Schaltungssimulation konzipiert wurden, lag das Augenmerk bei der Konzeption von ABEL auf der automatischen und sehr hardwarenahen Generierung von Programmierfiles für CPLDs.

	ABEL wurde in den 1980er Jahren von der „Data I/O Corporation“ in Redmond (Washington) entwickelt. Nach einer Reihe von Verkäufen wird ABEL seit 1999 von [[Xilinx]] gepflegt.<ref>{{Webarchiv\|url=http://www.xilinx.com/prs_rls/assets.htm \| wayback=20000423140328 \| text=''XILINX Completes Purchase Of Software Assets''.}} Presseerklärung</ref> Heute wird ABEL nur noch wenig genutzt, da durch das Aufkommen leistungsfähiger [[Synthese (Elektrotechnik)\|Synthesetools]] abstraktere Beschreibungen wie zum Beispiel in VHDL automatisch in Gatterlisten umgesetzt werden können. Für Schaltungen, die aus mehreren Hunderttausenden Logikgattern bestehen, ist die manuelle Beschreibung mit logischen Gleichungen wie in ABEL nicht praktikabel. Aber auch bei kleineren Schaltungen findet ABEL kaum noch Anwendung, da die komplette Funktionalität mit heute üblichen Hardwaresprachen wie VHDL oder Verilog abgedeckt werden kann.		ABEL wurde in den 1980er Jahren von der „Data I/O Corporation“ in Redmond (Washington) entwickelt. Nach einer Reihe von Verkäufen wird ABEL seit 1999 von [[Xilinx]] gepflegt.<ref>{{Webarchiv \|url=http://www.xilinx.com/prs_rls/assets.htm \|wayback=20000423140328 \|text=''XILINX Completes Purchase Of Software Assets''.}} Presseerklärung</ref> Heute wird ABEL nur noch wenig genutzt, da durch das Aufkommen leistungsfähiger [[Synthese (Elektrotechnik)\|Synthesetools]] abstraktere Beschreibungen wie zum Beispiel in VHDL automatisch in Gatterlisten umgesetzt werden können. Für Schaltungen, die aus mehreren Hunderttausenden Logikgattern bestehen, ist die manuelle Beschreibung mit logischen Gleichungen wie in ABEL nicht praktikabel. Aber auch bei kleineren Schaltungen findet ABEL kaum noch Anwendung, da die komplette Funktionalität mit heute üblichen Hardwaresprachen wie VHDL oder Verilog abgedeckt werden kann.

	== ABEL-Syntax ==		== ABEL-Syntax ==
Zeile 9:		Zeile 9:

	=== Reservierte Schlüsselworte ===		=== Reservierte Schlüsselworte ===
	Es gibt ca. 30 Schlüsselworte, die nicht frei verwendet werden dürfen (z. B. if, else, istype, buffer, com, when, then, truth_table, equations, u.a...)		Es gibt ca. 30 Schlüsselworte, die nicht frei verwendet werden dürfen (z. B. if, else, istype, buffer, com, when, then, truth_table, equations, u.a...)

	==== Identifier (selbstdefinierte Singnalbezeichner) ====		==== Identifier (selbstdefinierte Singnalbezeichner) ====
Zeile 17:		Zeile 17:
	Zur Auszeichnung von Kommentaren gibt es zwei Möglichkeiten.		Zur Auszeichnung von Kommentaren gibt es zwei Möglichkeiten.

	* Beginn und Ende mit '''"''' kennzeichnen		* Beginn und Ende mit '''"''' kennzeichnen
	* Beginn mit '''// -''' gilt bis Zeilenende, sinnvoll wenn Kommentar selbst '''"''' enthält		* Beginn mit '''// -''' gilt bis Zeilenende, sinnvoll wenn Kommentar selbst '''"''' enthält

	=== Konstanten (Auswahl) ===		=== Konstanten (Auswahl) ===

	* '''.X.''' don't care Bedingung (z. B. im Abschnitt truth_table)		* '''.X.''' don't care Bedingung (z. B. im Abschnitt truth_table)
	* '''.C.''' vollständiger Takt: low-high-low (z. B. in test_vectors)		* '''.C.''' vollständiger Takt: low-high-low (z. B. in test_vectors)
	* '''.K.''' vollständiger Takt high-low-high		* '''.K.''' vollständiger Takt high-low-high
Zeile 39:		Zeile 39:
	* ''':=''' bei Ausgängen mit Flipflop		* ''':=''' bei Ausgängen mit Flipflop

	[[Datei:ABEL-DOT-Extensions .gif\|~~alternativtext~~=Dot-Extensions\|mini\|hochkant=1.8\|Dot-Extensions eines D-Flipflops in einem CPLD]]		[[Datei:ABEL-DOT-Extensions .gif\|alt=Dot-Extensions\|mini\|hochkant=1.8\|Dot-Extensions eines D-Flipflops in einem CPLD]]

	=== Dot-Extensions ===		=== Dot-Extensions ===
	DOT-Extensions in ABEL sind ein wichtiges Hilfsmittel, um auf internen Signale der im CLPD enthaltenen D-Flipflops zuzugreifen.		DOT-Extensions in ABEL sind ein wichtiges Hilfsmittel, um auf internen Signale der im CLPD enthaltenen D-Flipflops zuzugreifen.
	Die Abbildung zeigt die am häufigsten genutzten Dot-Extensions:		Die Abbildung zeigt die am häufigsten genutzten Dot-Extensions:

	* '''.OE''' schaltet den Tristate-Buffer		* '''.OE''' schaltet den Tristate-Buffer
Zeile 90:		Zeile 90:

	== Weblinks ==		== Weblinks ==
	* University of Pennsylvania’s {{Webarchiv\|url=http://ez-ware.com/abel.primer.htm \| wayback=20050207015851 \| text=''ABEL primer''}} (englisch)		* University of Pennsylvania’s {{Webarchiv \|url=http://ez-ware.com/abel.primer.htm \|wayback=20050207015851 \|text=''ABEL primer''}} (englisch)
	* Xilinx ABEL [https://www.xilinx.com/itp/xilinx10/help/iseguide/mergedProjects/abelref/whnjs.htm Reference Guide]		* Xilinx ABEL [https://www.xilinx.com/itp/xilinx10/help/iseguide/mergedProjects/abelref/whnjs.htm Reference Guide]

Zeile 97:		Zeile 97:

	{{Normdaten\|TYP=s\|GND=4383423-1}}		{{Normdaten\|TYP=s\|GND=4383423-1}}

			{{Navigationsleiste programmierbare Logik}}

	[[Kategorie:Hardwarebeschreibungssprache]]		[[Kategorie:Hardwarebeschreibungssprache]]